[發明專利]電流型邏輯電路及其控制裝置

無效

• 申請號: 200810174246.5
• 申請日: 2008-11-14
• 公開（公告）號: CN101471655A
• 公開（公告）日: 2009-07-01
• 發明（設計）人: 金民煥
• 申請（專利權）人: 東部高科股份有限公司
• 主分類號: H03K19/0944
• 分類號: H03K19/0944
• 代理公司: 北京康信知識產權代理有限責任公司
• 代理人: 李丙林;張 英

1.一種器件，包括：

第一NMOS晶體管，具有耦合至第一負載的漏極和耦合至輸入端的柵極，所述輸入端被構造用來接收輸入數據；

第二NMOS晶體管，具有耦合至第二負載的漏極和耦合至輸入端的柵極，通過所述輸入端施加負參考電壓；以及

第三NMOS晶體管，具有漏極和柵極，所述漏極耦合至每個所述第一和所述第二NMOS晶體管的源極，而所述柵極耦合至輸入端，通過所述輸入端施加參考電壓，

其中，所述第一、第二和第三NMOS晶體管的體偏置可以被調節以控制所述NMOS晶體管的漏電流和操作速度中的至少一個。

2.根據權利要求1所述的器件，其中，所述第一NMOS晶體管的所述漏極被耦合至作為所述第一負載的第一負載電阻器，而所述第二NMOS晶體管的所述漏極被耦合至作為所述第二負載的第二負載電阻器。

3.根據權利要求1所述的器件，其中，第一體偏置被提供給所述第一和第二NMOS晶體管，而第二體偏置被提供給所述第三NMOS晶體管。

4.根據權利要求3所述的器件，其中，所述第一體偏置和第二體偏置被獨立地調整。

5.根據權利要求4所述的器件，其中，所述第三NMOS晶體管包括電流源。

6.根據權利要求4所述的器件，其中，所述第一和所述第二NMOS晶體管包括第一P阱，而所述第三NMOS晶體管包括第二P阱。

7.根據權利要求1所述的器件，進一步包括第一PMOS晶體管和第二PMOS晶體管，其中，所述第一NMOS晶體管的所述漏極被耦合至作為所述第一負載的所述第一PMOS晶體管的源極，所述第二NMOS晶體管的所述漏極被耦合至作為所述第二負載的所述第二PMOS晶體管的源極，而每個所述第一和所述第二PMOS晶體管的柵極被耦合至輸入端，所述輸入端被構造用來提供正參考電壓。

8.根據權利要求7所述的器件，其中，第一體偏置被提供給所述第一和第二PMOS晶體管，而第二體偏置被提供給所述第一、第二和第三NMOS晶體管。

9.根據權利要求8所述的器件，其中，所述第一體偏置和所述第二體偏置被獨立地調整。

10.根據權利要求9所述的器件，其中，所述第一和第二PMOS晶體管包括N阱，而所述第一、第二和第三NMOS晶體管包括P阱。

11.根據權利要求1所述的器件，進一步包括第一PMOS晶體管和第二PMOS晶體管，其中所述第一NMOS晶體管的所述漏極被耦合至作為所述第一負載的所述第一PMOS晶體管的源極，所述第二NMOS晶體管的所述漏極被耦合至作為所述第二負載的所述第二PMOS晶體管的源極，而每個所述第一和所述第二PMOS晶體管的柵極被耦合至輸入端，通過所述輸入端施加正參考電壓，其中，第一體偏置被提供給所述第一和第二PMOS晶體管，第二體偏置被提供給所述第一和第二NMOS晶體管，而第三體偏置被提供給所述第三NMOS晶體管。

12.根據權利要求11所述的器件，其中，所述第一、第二和第三體偏置被獨立地調整。

13.根據權利要求12所述的器件，其中，所述第一和第二PMOS晶體管包括N阱，所述第一和第二NMOS晶體管包括第一P阱，而所述第三NMOS晶體管包括第二P阱。

14.一種器件，包括：

電流型邏輯單元，所述電流型邏輯單元包括測試電路和電流型邏輯電路，所述測試電路被構造用來初始化至少兩個體偏置并檢測所述電流型邏輯電路的測試輸出信號，其中所述至少兩個體偏置將被提供給多個晶體管中指定的若干個；

電源管理單元，所述電源管理單元被構造以響應電壓控制信號來將所述至少兩個體偏置施加到所述多個晶體管中所述指定的若干個；以及

控制器，所述控制器被構造用來將從所述測試電路接收到的所述測試輸出信號和預定性能參照值進行比較并將所述電壓控制信號提供給所述電源管理單元直到比較的結果達到指定的性能標準。

15.根據權利要求14所述的器件，其中，當不需要對所述電流型邏輯電路進行操作時，所述控制器通過所述電源管理單元來控制至少兩個體偏置以最大化所述多個晶體管中的每個的閾值電壓以最小化漏電流。