[發(fā)明專利]監(jiān)視半導(dǎo)體晶片加工時等離子體引起的損傷

有效

• 申請?zhí)枺?/td>: 200810167686.8
• 申請日: 2008-10-21
• 公開（公告）號: CN101577266A
• 公開（公告）日: 2009-11-11
• 發(fā)明（設(shè)計(jì)）人: 翁武得;聶吉祥
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;H01L21/66
• 代理公司: 北京市德恒律師事務(wù)所
• 代理人: 馬鐵良

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)，具體地說涉及對半導(dǎo)體工藝過程的監(jiān)測。?

背景技術(shù)

在大規(guī)模生產(chǎn)設(shè)備中，大規(guī)模集成電路的制造包括成百個不連續(xù)的加工步驟，加工步驟從引入空白半導(dǎo)體晶片開始，并且，覆蓋了全部的芯片生產(chǎn)過程。制造工藝通常被設(shè)計(jì)為分段進(jìn)行，一些工藝階段用于將半導(dǎo)體器件被形成在硅的表面，另一些工藝階段包括在硅表面上形成相互金屬連接的多個層。大多數(shù)的工藝步驟包括：淀積材料層，通過光刻技術(shù)進(jìn)行布圖，并且，蝕刻掉不需要的部分。淀積的材料主要包括電介質(zhì)材料和金屬合金。在一些實(shí)例中，布圖層用作臨時保護(hù)膜。在其它情況下，它們是集成電路芯片的功能部件。?

射頻(RF)等離子體可以被廣泛地使用在許多這樣的工藝處理步驟中。反應(yīng)離子刻蝕(RIE)提供需要獲得高度的布圖分辨率和精確的二維定位控制的各相異性蝕刻。這里，氣體化學(xué)蝕刻是通過由RF等離子體提供的單向離子轟擊支持的。在較高的壓力下完成的等離子體蝕刻是各向同性的。光致抗蝕劑層經(jīng)常也被去除，但不是通過化學(xué)溶劑溶解，而是通過等離子體灰化來更干凈地去除。?

金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)是一種包括三個區(qū)域的電子器件，其中一種類型半導(dǎo)體的兩個淺區(qū)域(源和漏)被另一種類型的區(qū)域隔開。中部區(qū)域(溝道)的導(dǎo)電性，通過施加電壓到電極(柵)調(diào)整，該電極(柵)覆蓋在溝道區(qū)域的上面，并且，由薄的電介質(zhì)層(柵氧化物)與它分隔開。CMOS(互補(bǔ)MOS)技術(shù)成對使用MOSFET，一個是n-型溝道器件(NMOS)，而另一個是p-型溝道器件(PMOS)。這些器件的簡單特性和它們的最小的熱消散，特別允許高度小型化，并因此獲得高密度的?電路。?

覆蓋在溝道區(qū)域上面的柵電介質(zhì)層通常由熱生長二氧化硅組成，并且，是最關(guān)鍵的MOSFET的部件之一。在制造期間，電介質(zhì)薄膜對來自外部的損傷高度敏感。這樣的損傷的主要原因在于來自形成各個層時所使用的等離子體的離子和電子轟擊。位于等離子體反應(yīng)器中的被布圖的半導(dǎo)體晶片的表面具有多個暴露到等離子體的導(dǎo)體和電介質(zhì)的區(qū)域。這就會在等離子體流中產(chǎn)生局部的不均勻，導(dǎo)致電荷生成在電浮置的導(dǎo)體表面上。?

在柵氧化物層被形成以后，它被覆蓋有一層多晶硅，該處限定了柵電極。該多晶硅層的蝕刻可以通過反應(yīng)離子蝕刻完成，將前者提供到一系列的將柵氧化物曝光給RF等離子體的工藝中。在這一實(shí)例中，柵電極的區(qū)域被覆蓋有光致抗蝕劑。當(dāng)蝕刻進(jìn)行時，暴露的多晶硅提供足夠的導(dǎo)電率，防止本地電荷增加。然而，當(dāng)接近終點(diǎn)時，多晶硅層破碎，且殘留的、現(xiàn)在為絕緣的、圍繞被光致抗蝕劑保護(hù)的柵電極的多晶硅的區(qū)域，起到累積正電荷的天線的作用。這導(dǎo)致逐漸生成的正電勢足夠高，使得電流通過柵氧化物。這些多晶硅環(huán)能夠呈現(xiàn)為高的天線對薄氧化物面積的比率，使得大量的電流在氧化物中流動。當(dāng)蝕刻進(jìn)行時，多晶硅的環(huán)消失，并且，該天線區(qū)域被減少到柵電極本身的薄的邊緣。?

電流流過柵氧化物的機(jī)制主要是Fowler-Nordheim(FN)隧穿。FN隧穿發(fā)生在超過10MV/cm的電場。因此，柵電極上積累的電荷只要能夠在柵電極上引起10V的電勢，就足夠引起通過100埃的氧化物層的FN隧穿。在常規(guī)的等離子體反應(yīng)器中非常容易達(dá)到這樣的電勢。過多的FN隧穿電流最后導(dǎo)致在氧化物中形成正電荷界面陷阱，并且，隨后引起電介質(zhì)擊穿。?

將半導(dǎo)體晶片多次暴露于RF等離子體和其它形式的離子輻射的結(jié)果，是可能發(fā)生輻射損傷和在暴露的半導(dǎo)體部件上的電荷的累積，這導(dǎo)致?lián)p傷電流流動和陷阱電荷，不利地影響半導(dǎo)體器件。因此，在半導(dǎo)體晶片制造工藝過程中，等離子體引起的損傷是公知的問題。有時，稱為“天線效應(yīng)”或者“等離子體引起的柵氧化物損傷”，在集成電路工藝處理期間，等離子體引起的損傷通常涉及到在絕緣節(jié)點(diǎn)中電荷的累積。這樣的損傷可能影響集成電路器件的可靠性和性能。

發(fā)明內(nèi)容

因此，本發(fā)明的目的是提供一種改進(jìn)的方法和設(shè)備來檢測半導(dǎo)體工藝中產(chǎn)生的等離子體引起的損傷。?

按照本發(fā)明的一個方面，提供了一種等離子體損傷檢測測試結(jié)構(gòu)，包括：第一天線；電壓源；地線；形成在硅片上的第一晶體管組，第一晶體管組包括電連接到第三晶體管的第一晶體管，其中，第一晶體管組被電連接到第一天線；形成在硅片上的第二晶體管組，第二晶體管組包括電連接到第四晶體管的第二晶體管，其中，第二晶體管組被電連接到地線。?