[發明專利]監視半導體晶片加工時等離子體引起的損傷

有效

• 申請號: 200810167686.8
• 申請日: 2008-10-21
• 公開（公告）號: CN101577266A
• 公開（公告）日: 2009-11-11
• 發明（設計）人: 翁武得;聶吉祥
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;H01L21/66
• 代理公司: 北京市德恒律師事務所
• 代理人: 馬鐵良

1.一種等離子體損傷檢測測試結構，包括：

第一天線；

電壓源；

地線；

形成在硅片上的第一晶體管組，第一晶體管組包括電連接到第三晶體 管的第一晶體管，其中，第一晶體管組被直接電連接到第一天線；

形成在硅片上的第二晶體管組，第二晶體管組包括電連接到第四晶體 管的第二晶體管，其中，第二晶體管組被直接電連接到地線，

其中，所述電壓源被施加到所述第一晶體管組和所述第二晶體管組，

其中，第一晶體管包括第一源、第一柵、和第一漏；

第二晶體管包括第二源、第二柵、和第二漏；

第三晶體管包括第三源、第三柵、和第三漏；和

第四晶體管包括第四源、第四柵、和第四漏，其中：

第一柵被電連接到第三柵，并且，第二柵被電連接到第四柵；

第一柵和第三柵被電連接到第一天線；

第二源和第四源被電連接到地線；

第一漏、第二漏、第三漏、和第四漏被電連接到電壓源。

2.按照權利要求1所述的測試結構，還包括：

第二天線；

其中，第二晶體管組被電連接到第二天線，

其中，第二柵和第四柵被電連接到第二天線。

3.按照權利要求2所述的測試結構，其中：第一源、和第三源被電 連接到地線。

4.一種等離子體損傷檢測測試結構，包括：

第一天線；

電壓源；

地線；

形成在硅片上的第一MOS晶體管，第一MOS晶體管包括第一源、第 一柵、和第一漏；

形成在硅片上的第二MOS晶體管，第二MOS晶體管包括第二源、第 二柵、和第二漏，其中，第一柵被直接電連接到第一天線，第一漏被電連 接到電壓源，第一源被電連接到地線，第二漏被電連接到電壓源，以及， 第二源被直接電連接到地線。

5.按照權利要求4所述的測試結構，還包括：

第二天線；

其中，第二柵被電連接到第二天線。

6.按照權利要求4所述的測試結構，其中：

第三MOS晶體管包括第三源、第三柵、和第三漏；

第四MOS晶體管包括第四源、第四柵、和第四漏，其中，第三柵被電 連接到第一天線，其中，第三漏被電連接到電壓源，其中，第三源被電連 接到地線，其中，第二柵被電連接到第四柵，其中，第四漏被電連接到電 壓源，其中，第四源被電連接到地線。

7.按照權利要求6所述的測試結構，其中：

第一柵被電連接到第三柵。

8.一種等離子體損傷評估的方法，包括下列步驟：

在硅襯底上形成測試結構，所述測試結構包括第一晶體管和第二晶體 管；

測量第一晶體管的第一閾值電壓；

測量第二晶體管的第二閾值電壓；

確定在第一闊值電壓和第二閾值電壓之間的差，所述差表示局部等離 子體均勻性；

確定所述差的標準偏移，所述標準偏移表示整體等離子體均勻性，

其中，所述第一晶體管被直接電連接到天線，所述第二晶體管被直接電 連接至地線，并且，電壓源被施加至所述第一晶體管和所述第二晶體管，

其中，所述第一晶體管包括第一柵，所述第一柵被電連接到天線；

所述第二晶體管包括第二源，所述第二源被電連接至地線。

9.按照權利要求8所述的方法，其中：所述測試結構還包括第三晶體 管和第四晶體管，第三晶體管包括第三源、第三柵、和第三漏，并且， 第四晶體管包括第四源、第四柵、和第四漏，其中：第一晶體管還包括第 一源和第一漏，并且，第二晶體管還包括第二柵、和第二漏。

10.按照權利要求9所述的方法，其中：所述測試結構還包括第二天 線，其中：第二柵和第四柵被電連接到第二天線。

11.按照權利要求10所述的方法，還包括下列步驟：

測量第一晶體管的第三閾值電壓；

測量第二晶體管的第四閾值電壓。