[發明專利]嵌埋電子器件的電路板及其方法

有效

• 申請號: 200810108412.1
• 申請日: 2008-05-27
• 公開（公告）號: CN101594740A
• 公開（公告）日: 2009-12-02
• 發明（設計）人: 林志謙;陳彥瑞;李金修
• 申請（專利權）人: 華通電腦股份有限公司
• 主分類號: H05K1/18
• 分類號: H05K1/18;H05K3/30;H05K3/46
• 代理公司: 北京三友知識產權代理有限公司
• 代理人: 任默聞

技術領域

本發明與電路板制造技術有關，尤其涉及在電路板內嵌埋電子器件的技 術。

背景技術

隨著電子器件的集成化及微小化，對嵌埋電子器件于電路板的要求與日 俱增。

美國專利第6928726號揭露一種內埋電子器件的電路板及制法。其中該 電子器件的兩端電極是呈上下配置(直立式)，并利用盲孔及錫球而與上、 下線路層做“縱向電性連通”。惟，直立式的電子器件本身高度高，加上縱 向電性連通結構，導致電路板整體厚度大幅提高，無法滿足薄型電路板的要 求。

為解決上述厚度增加的問題，美國專利第7242591號提出一種“橫向電 性連通”的電路板及制法。其中該電子器件的兩端電極是呈左右配置(平躺 式)，并利用導電膏及導電通孔而與相鄰的線路層做橫向導通。惟，為達成 橫向電性連通的目的，該制法包括：1)于一貫穿孔進行電鍍，以于其孔壁上形 成一鍍層；2)固定電子器件于該導電孔中；3)涂導電膏于該電子器件的兩側； 以及4)切割及擴大該導電孔等諸多繁復的制造工藝。其中該切割的步驟僅在 于造成連接該電子器件的兩端電極的該鍍層形成開路，以免短路而無法動作。

發明內容

本發明提供一種嵌埋電子器件于電路板的制法，其包括隨后述及的步驟。 首先，提供一芯板及一電子器件。該芯板表面有一金屬層，且其板厚方向界 定有一貫穿孔。該電子器件的兩相對側各具有一端電極。其次，利用一絕緣 填充料將該電子器件固定于該芯板的貫穿孔中。其中該電子器件的端電極是 面對該芯板的貫穿孔的孔壁。該端電極的一端面是外露于該貫穿孔的一孔口。 該絕緣填充料是填充于該芯板的貫穿孔的孔壁與該電子器件之間的間隙中。 接著，對該芯板的金屬層進行圖案化制造工藝，以形成一線路層。最后，形 成一導電結構于該芯板與該電子器件之間，用以電性連接該芯板的線路層與 該電子器件的端電極的該端面。

本發明進一步提供根據上述制法所制造的電路板，其結構包括一芯板、 一電子器件、一絕緣填充層及一導電結構。該芯板的表面有一線路層，且其 板厚方向界定有一貫穿孔。該電子器件容置于該芯板的貫穿孔中。該電子器 件的兩相對側各具有一端電極。其中，各端電極是面對該芯板的貫穿孔的孔 壁，且有一端面是外露于該貫穿孔的一孔口。該絕緣填充層是填充于該芯板 的貫穿孔的孔壁與該電子器件之間的間隙中。該導電結構是橋接該電子器件 的端電極的該端面及該芯板的線路層，以達成兩者的電性連接。

在本發明中，該電路板更包括一阻層。該阻層是形成于該芯板上，且界 定有一開口以接收該導電結構。如此，該兩端電極上的導電結構不致因為壓 合過程中造成坍塌而形成短路，導致低良率。

無論如何，本發明強調嵌埋電子器件于電路板內不會造成厚度增加的負 擔，且制造工藝簡單。

至于本發明的其它發明內容與更詳細的技術及功效說明，將揭露于隨后 的說明。

附圖說明

圖1-8及10，是顯示本發明嵌埋電子器件的電路板制造流程的一實施例 的剖面示意圖；

圖2A及2B，是顯示圖2的另一種實施態樣；

圖9，是圖8的結構的一俯視圖；

圖11-14，是承接圖7，顯示本發明嵌埋電子器件的電路板制造流程的另 一實施例的剖面示意圖。

附圖標號

1芯板????????????10金屬層

10a線路層????????100貫穿孔

101孔壁??????????102孔口

20介電層?????????3載板

31可剝離膠層?????4電子器件

41端電極?????????410端面

5絕緣填充層??????5a絕緣填充料

6導電結構????????7線路增層結構

71線路層?????????72導通結構

73介電層?????????74防焊層

740開孔??????????75電性連接墊

9阻層????????????9a光影像材料

90開口???????????91刮刀

92導電膏

具體實施方式

本發明方法是為一種制造嵌埋電子器件的電路板的方法，其一較佳實施 方式是顯示于圖1～10，其中指出該方法包括隨后述及的步驟。