[發明專利]一種基于多抽樣的分數階傅立葉變換實現方法

無效

• 申請號: 200810106727.2
• 申請日: 2008-05-15
• 公開（公告）號: CN101303689A
• 公開（公告）日: 2008-11-12
• 發明（設計）人: 陶然;梁廣平;黃克武;單濤
• 申請（專利權）人: 北京理工大學
• 主分類號: G06F17/14
• 分類號: G06F17/14
• 代理公司: 北京理工大學專利中心
• 代理人: 張利萍

1.一種基于FPGA的分數階傅立葉變換信號處理實現方法，其特征在于，包含以下5個步驟，每個步驟包括兩個并行的信號處理支路：

①在FPGA中，將輸入信號序列f(n/Δ)通過插值濾波器h(n)的多相分量r_i(k)進行濾波，得到序列f_i(m/Δ)，其中i＝0，1表示支路數。|n|≤(N-1)/2，Δ=N]]>表示輸入信號序列歸一化的采樣間隔，N表示輸入信號序列長度，為奇數，其中；

h(n)＝2·w(n)·sin(πn/2)/(πn)，|n|≤L，2L+1為濾波器長度；

w(n)＝0.5·[1+cos(nπ/L)]，|n|≤L；

r₀(n)＝h(2n+1)，r₁(n)＝h(2n)＝δ(n)；

②用FPGA中的Chirp?DDS產生chirp信號chirpA(n/(2Δ))和chirpB(n/(2Δ))，用chirp信號chirpA(n/(2Δ))的兩個多相分量l_i(k/Δ)分別與步驟①相應支路的濾波結果f_i(m/Δ)相乘得到g_i(k/Δ)，其中

chirpA(n2Δ)=exp(-jπ4(Δ)2n2tanφ2),]]>|n|≤N-1，φ≡aπ/2，a為變換階次；

-l0(nΔ)=chirpA(2n2Δ),]]>l1(nΔ)=chirpA(2n+12Δ);]]>

③g_i(k/Δ)與另一chirp信號chirpB(n/(2Δ))的兩個多相分量e_i(k/Δ)分別作卷積，卷積采用FPGA中的FFT模塊實現，其中

chirpB(n2Δ)=exp(jπ4(Δ)2n2cscφ),]]>|n|≤2N-1；

e0(nΔ)=chirpB(2n2Δ),]]>e1(nΔ)=chirpB(2n+12Δ);]]>

④將步驟③中的兩路卷積結果分別截取N點；

⑤將步驟④得到的兩個支路的N點卷積結果相加，相加結果再與步驟②中的序列l₀(k/Δ)和系數A_φ/(2Δ)相乘，此處相乘的步驟采用FPGA中的IFFT模塊實現，輸出為最后結果其中，|m|≤(N-1)/2，A_φ≡exp(-iπsgn(sinφ)/4+iφ/2)/|sinφ|。