[發明專利]半導體存儲裝置及其制造方法無效
| 申請號: | 200810097657.9 | 申請日: | 2008-05-22 |
| 公開(公告)號: | CN101312160A | 公開(公告)日: | 2008-11-26 |
| 發明(設計)人: | 高永善 | 申請(專利權)人: | 東部高科股份有限公司 |
| 主分類號: | H01L21/8247 | 分類號: | H01L21/8247;H01L21/768;H01L21/336;H01L21/28;H01L27/115;H01L23/532;H01L29/788;H01L29/43 |
| 代理公司: | 北京康信知識產權代理有限責任公司 | 代理人: | 章社杲;李丙林 |
| 地址: | 韓國*** | 國省代碼: | 韓國;KR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 存儲 裝置 及其 制造 方法 | ||
本申請依照35?U.S.C§119要求韓國專利申請第10-2007-0050823號(于2007年5月25日提交)的優先權,將其全部內容結合于此作為參考。?
技術領域
本發明涉及一種半導體裝置及其制造方法,并且更具體地涉及一種半導體存儲裝置以及一種制造半導體存儲裝置的方法,由于自對準源極工藝其能夠減小高源極電阻。?
背景技術
自對準源極工藝(source?process)可以通常用于形成半導體存儲裝置的源極線(source?line)。在自對準源極工藝過程中,在形成疊層柵極結構之后,可以用感光膜覆蓋不包括共源極部分的單元區域,通過蝕刻移除源極線部分的裝置隔離膜,并實施離子注入以形成共源極線。?
如在示例性圖1和圖2A中舉例說明的,裝置隔離膜12可以在半導體襯底11之上和/或上方的裝置隔離區域處形成。溝槽氧化膜13和第一多晶硅膜14可以依次形成在整個結構之上和/或上方,然后利用浮置柵極掩模通過光刻工藝和蝕刻工藝進行圖樣化,從而形成浮置柵極。?
然后,介質膜15、第二多晶硅膜16、硅化鎢膜17、以及氧化膜18可以依次形成在整個結構之上和/或上方,接著利用控制柵極掩模通過光刻工藝和蝕刻工藝進行圖樣化,從而形成控制柵極。因此,可以形成其中層疊有浮置柵極和控制柵極的疊層柵極結構20。然后感光膜19可以形成在整個結構的上方,接著利用自對準源極掩模通過曝光工藝和顯影工藝進行圖樣化,以使源極部分被暴露。?
如在示例性圖1和圖2B中舉例說明的,然后可以通過自對準源極(SAS)蝕刻工藝移除在源極線部分處的暴露的裝置隔離膜12,從而暴露在源極線部分的半導體襯底11。在完成自對準源極蝕刻工藝之后,可以實施固化工藝。可以利用圖樣化感光膜19作為離子注入掩模而實施單元(cell)源極離子注入工藝。然后,雜質離子可以注入到在源極線部分的半導體襯底11中,從而形成共源極線21。?
如在示例性圖1和圖2C中舉例說明的,然后可以暴露整個存儲單元陣列并且實施雜質離子注入工藝,從而形成漏極區域22。?
如在示例性圖1和圖2D中舉例說明的,然后可以在整個結構之上和/或上方形成絕緣膜,然后實施整個表面蝕刻工藝,從而在疊層柵極結構20的每一個側壁上形成隔離件23。?
在這樣的結構中,由于多個單元連接于單個源極線,即,使用了共源極線,所以源極電阻可能很大。因此,單元電流(cell?current)特性可能被劣化。?
發明內容
多種實施方式涉及一種半導體裝置以及一種制造該半導體存儲裝置的方法,由于用于高度集成的自對準源極工藝,所以它可減小高源極電阻,從而改善單元電流特性。?
多種實施方式涉及一種制造半導體存儲裝置的方法,它通過在共源極線上實施自對準硅化物(自對準多晶硅化物,salicide)處理而可減小電阻,從而改善單元電流特性。?
多種實施方式涉及一種制造半導體存儲裝置的方法,它可以包括以下步驟的至少一個:形成疊層柵極結構,其中包括浮置柵極和控制柵極、在半導體襯底之上和/或上方的共源極線和漏極區域;然后在該疊層柵極結構、共源極線和漏極區域之上和/或上方形成絕緣膜,并且減小在疊層柵極結構的朝向共源極線的側壁處形成的絕緣膜的厚度;然后蝕刻該絕緣膜以暴露共源極線和漏極區域,并且在疊層柵極結構的側壁上形成隔離件;然后在暴露的共源極線的表面之上和/或上方形成硅化物層。?
感光膜可以形成在疊層柵極結構、共源極線和漏極區域之上和/或上方,然后圖樣化以暴露共源極線的上部區域。通過圖樣化感光膜而暴露的絕緣膜可被部分地蝕刻。當減小在疊層柵極結構的朝向共源極線的側壁之上和/或上方形成的絕緣膜的厚度時,可實施整個表面蝕刻工藝以使朝向漏極區域的隔離件變得比朝向共源極線的隔離件更寬。?
自對準硅化物(自對準多晶硅化物)保護膜可形成在整個結構(不包括共源極線的上部區域)之上和/或上方,并且可以在暴露的共源極線之上和/或上方實施自對準多晶硅化物工藝以形成硅化物層。感光膜可形成在整個結構之上和/或上方,其中形成有隔離件,然后圖樣化以暴露整個區域(不包括共源極線的上部區域)。自對準多晶硅化物保護膜可形成在通過圖樣化的感光膜而暴露的區域中。硅化物層可這樣形成:通過分別以?和?的厚度依次層疊鈷、鈦和氮化鈦,以及通過使用快速加溫退火設備在氮氣(N2)氛圍下、在440~520℃實施退火50~70秒鐘。?
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于東部高科股份有限公司,未經東部高科股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200810097657.9/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:電梯控制裝置
- 下一篇:精梳機分離羅拉的傳動機構
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





