[發(fā)明專利]制造多個半導(dǎo)體器件的方法和設(shè)備

有效

• 申請?zhí)枺?/td>: 200810095155.2
• 申請日: 2008-03-12
• 公開（公告）號: CN101266934A
• 公開（公告）日: 2008-09-17
• 發(fā)明（設(shè)計）人: B·－H·姜
• 申請（專利權(quán)）人: 英飛凌科技股份公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L21/50;H01L21/60
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 王慶海;魏軍

技術(shù)領(lǐng)域

本發(fā)明涉及制造多個半導(dǎo)體器件。

背景技術(shù)

封裝，例如集成電路封裝，是半導(dǎo)體器件制造的最后階段。封裝也可以提供從電路，例如IC(IC＝集成電路)或半導(dǎo)體元件到支撐體例如襯底或印刷電路板(PCB)的互連。而且，封裝提供理想的機(jī)械保護(hù)，并且保護(hù)不受環(huán)境影響以確保器件的可靠性和性能。

發(fā)明內(nèi)容

根據(jù)不同的實(shí)施例，方法包括：提供包括多個腔體的載體；在每個腔體內(nèi)布置至少一個半導(dǎo)體元件；使用封裝材料填充多個腔體；并且移除該載體。

附圖說明

隨后，將參照附圖更加詳細(xì)的解釋實(shí)施例，其中：

圖1A至1C示出了傳統(tǒng)的半導(dǎo)體封裝工藝；

圖2A至2G示出了根據(jù)實(shí)施例的制造多個半導(dǎo)體器件的方法；

圖3A至3M示出了根據(jù)形成TSLP的另一個實(shí)施例，制造多個半導(dǎo)體器件的方法；

圖4示出了根據(jù)實(shí)施例制造多個半導(dǎo)體器件的設(shè)備的立體圖；

圖5A至5C示出了另一個實(shí)施例；

圖6A至6C示出了由不同封裝材料橋連接半導(dǎo)體器件的示意圖；以及

圖7至17描述了使用銅分離器托盤的另一個實(shí)施例。

具體實(shí)施方式

根據(jù)其它實(shí)施例，一種用于制造多個半導(dǎo)體器件的設(shè)備，可以包括第一高度，其包括多個腔體，每個腔體由側(cè)壁確定，側(cè)壁具有等于或大于第一高度的第二高度。

根據(jù)另一實(shí)施例，一種用于制造多個半導(dǎo)體器件的設(shè)備，可以包括第一高度，其包括多個腔體，每個腔體由具有第一高度的側(cè)壁確定，其中側(cè)壁的至少一部分具有低于第一高度的第二高度。

通常，集成半導(dǎo)體器件可以包括準(zhǔn)備芯片步驟，在這個過程中切割晶片以得到單獨(dú)的集成電路或芯片。準(zhǔn)備芯片之后的步驟將隨后參照示出制造半導(dǎo)體器件封裝的傳統(tǒng)工藝的圖1進(jìn)行描述。

該工藝包括芯片連接或鍵合步驟A，其中芯片102連接到在支撐體或載體結(jié)構(gòu)106提供的芯片墊104，例如半導(dǎo)體器件的銅引線架上。銅引線框106上也提供接觸墊108。該接觸墊108提供與封裝的電子端子的連接。下一個步驟是引線鍵合步驟B，其中在芯片104與接觸墊108之間形成鍵合連接112，由此允許芯片104連接到外部。隨后是封裝步驟C，通常使用塑料模制，其提供用于物理和化學(xué)保護(hù)的半導(dǎo)體器件的封裝的“主體”114。步驟C提到的模制也可以包括固化模制的封裝。為了清楚起見，圖1在各個步驟中僅示出一個芯片102。然而，在實(shí)際的封裝工藝中，可以在引線架106上布置多個芯片。通常，這里所稱的模塊模制，與例如，在引線框帶或引線框陣列上的芯片或半導(dǎo)體元件被封裝在單個模制體中的多個芯片一致。更為具體地，為了制造多個半導(dǎo)體器件，常規(guī)方法需要向芯片鍵合機(jī)器提供引線框帶。該芯片鍵合機(jī)器從晶片上提取芯片并將芯片連接到(參見步驟A)引導(dǎo)條(headrace?strip)。在隨后的步驟中芯片經(jīng)歷導(dǎo)線鍵合(參見步驟B)以及模制和固化(參見步驟C)。隨后的步驟給出了封裝的最終形式及外觀，例如DTFS(DTFS＝去閃爍(Deflash)/微調(diào)(Trim)/形成(Form)/單個化(Singulation))，封裝彼此不同。像標(biāo)記和引線加工的工序使得產(chǎn)品具有識別性并提高可靠性。

圖1的實(shí)例中，激光標(biāo)記步驟D在步驟C之后，在模子(mold)114的外表面上設(shè)置識別標(biāo)記、跟蹤標(biāo)記或區(qū)別標(biāo)記116。除了激光標(biāo)記還使用墨水標(biāo)記。接下來，如步驟E中所示，制作有多個半導(dǎo)體器件的引線框106，其經(jīng)歷蝕刻以便移除引線框106。正如所看到的，通過移除引線框106，暴露出了芯片墊104和接觸墊108的下表面104a和104b(如圖1中所示)。之后，在步驟F中，在芯片墊104的暴露表面104a以及接觸墊108的暴露表面108a上淀積金層124a和124b。在下一步驟G中模子114被倒置，并層壓到疊置層或帶126上，以備隨后的切割或單個化。之后，例如通過切割模子114，在步驟H中單個化封裝。圖1中步驟H示出了切割后的情況，即，切割槽128a和128b延伸貫通模子114，但不貫通疊置帶126。一旦如圖1步驟H所示裝配完，該封裝的電路基本上準(zhǔn)備好被使用。