[發明專利]半導體器件和用于制造BOAC/COA的方法無效
| 申請號: | 200810094759.5 | 申請日: | 2008-05-16 |
| 公開(公告)號: | CN101308829A | 公開(公告)日: | 2008-11-19 |
| 發明(設計)人: | 金相喆 | 申請(專利權)人: | 東部高科股份有限公司 |
| 主分類號: | H01L23/485 | 分類號: | H01L23/485;H01L21/60 |
| 代理公司: | 北京康信知識產權代理有限責任公司 | 代理人: | 章社杲;吳貴明 |
| 地址: | 韓國*** | 國省代碼: | 韓國;KR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體器件 用于 制造 boac coa 方法 | ||
1.一種半導體器件,包括:
形成在半導體襯底之上的導電焊盤;
形成在所述半導體襯底之上和所述導電焊盤的一部分之上的鈍化氧化膜;
形成在所述導電焊盤和所述鈍化氧化膜之上的屏蔽膜;
形成在所述屏蔽膜之上的金屬種子層;以及
形成在包括所述金屬種子層的所述導電焊盤之上的金屬層,所述金屬層限定結合焊盤區,其中所述屏蔽膜和所述金屬種子層設置在所述金屬層的側壁上。
2.根據權利要求1所述的半導體器件,其中所述屏蔽膜包括TiW。
3.根據權利要求1所述的半導體器件,其中所述導電焊盤包括Cu。
4.一種用于制造半導體器件的有源電路結構上的連接的方法,包括:
在半導體器件之上形成導電焊盤;以及隨后
在包括所述導電焊盤的所述半導體器件之上形成鈍化氧化膜;以及隨后
在所述導電焊盤和所述鈍化氧化膜的整個表面上形成氧化膜;以及隨后
在所述導電焊盤上形成限定結合焊盤區的氧化膜圖案;以及隨后
在所述氧化膜圖案、所述鈍化氧化膜和所述導電焊盤之上順序地形成屏蔽膜和金屬種子層;以及隨后
在所述金屬種子層之上形成金屬層;以及隨后整平所述金屬層從而使所述氧化膜圖案以及所述屏蔽膜和所述金屬種子層的一部分露出;以及隨后
通過蝕刻工藝去除所述氧化膜圖案。
5.根據權利要求4所述的方法,其中所述金屬層包含Cu。
6.根據權利要求4所述的方法,其中所述屏蔽膜包含TiW。
7.根據權利要求4所述的方法,其中整平所述金屬層通過CMP工藝進行。
8.根據權利要求4所述的方法,其中所述蝕刻工藝包括干法蝕刻工藝。
9.一種制造半導體器件的方法,包括:
在硅襯底之上形成金屬焊盤;以及隨后
在所述硅襯底和所述金屬焊盤之上形成作為鈍化膜的第一氧化膜并接觸所述硅襯底和所述金屬焊盤;以及隨后
在所述第一氧化膜之上形成第二氧化膜并接觸所述第一氧化膜;以及隨后
通過選擇性去除所述第二氧化膜的一部分來形成氧化膜圖案,從而使所述金屬焊盤的一部分和所述第一氧化膜的一部分露出;以及隨后
在所述氧化膜圖案、所述第一氧化膜和所述金屬焊盤之上形成作為屏蔽膜的第一金屬膜并接觸所述氧化膜圖案、所述第一氧化膜和所述金屬焊盤;以及隨后
在所述第一金屬膜之上形成作為種子膜的第二金屬膜;
以及隨后
在所述第二金屬種子膜之上形成第三金屬膜并接觸所述第二金屬種子膜;以及隨后
通過整平所述第三金屬膜而形成金屬結合焊盤區,從而使所述氧化膜圖案以及所述第一金屬膜和所述第二金屬膜的一部分露出;以及隨后
去除所述氧化膜圖案,從而使所述第一金屬膜和所述第一氧化膜露出。
10.根據權利要求9所述的方法,其中所述氧化膜圖案限定結合焊盤形成區。
11.根據權利要求9所述的方法,其中所述第二金屬膜通過CVD工藝形成。
12.根據權利要求9所述的方法,其中整平所述第三金屬膜通過CMP工藝進行。
13.根據權利要求9所述的方法,其中利用蝕刻工藝去除所述氧化膜圖案。
14.根據權利要求9所述的方法,其中所述蝕刻工藝包括干法蝕刻工藝。
15.根據權利要求9所述的方法,其中所述第一金屬膜包含TiW。
16.根據權利要求9所述的方法,其中所述第二金屬膜包含Cu。
17.根據權利要求9所述的方法,其中所述第三金屬膜包含Cu。
18.根據權利要求9所述的方法,其中所述第二金屬膜和所述第三金屬膜包含Cu。
19.根據權利要求9所述的方法,其中所述第一金屬膜包含TiW而所述第二金屬膜和所述第三金屬膜包含Cu。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于東部高科股份有限公司,未經東部高科股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200810094759.5/1.html,轉載請聲明來源鉆瓜專利網。





