[發明專利]耦合電容形成電路、使用該電路的集成電路及其相關方法

有效

• 申請號: 200810093935.3
• 申請日: 2008-04-23
• 公開（公告）號: CN101567370A
• 公開（公告）日: 2009-10-28
• 發明（設計）人: 陳逸琳;陳志豪
• 申請（專利權）人: 瑞昱半導體股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L23/522;H01L21/82;H01L21/768
• 代理公司: 北京市柳沈律師事務所
• 代理人: 蒲邁文

技術領域

本發明涉及耦合電容形成電路、使用此耦合電容形成電路的集成電路 以及相關方法，特別是有關于打斷部份線路以形成耦合電容形成電路、使 用此耦合電容形成電路的集成電路以及相關方法。

背景技術

一般而言，集成電路(integrated?circuit，IC)都會具有一核心電 路(core?circuit)，而核心電路會通過一輸入輸出電路(I/O?circuit)與 連接墊(pad)連接。連接墊會被連接(bonding)以連接到其它電路。

然而，集成電路中，不一定所有的連接墊被連接，因此未被連接的連 接墊的輸入輸出電路便未被使用，因此會造成電路資源的浪費。

發明內容

因此，本發明的目的之一是提供一種集成電路，其利用未被使用的輸 入輸出電路形成耦合電容，以降低集成電路內的訊號噪聲。

本發明的實施例揭示了一種集成電路，色含：一核心電路；以及多個 輸入輸出電路，耦接至該核心電路；其中所述輸入輸出電路中至少一未被 使用的輸入輸出電路的一部份的線路被打斷以形成該集成電路的耦合電 容。

本發明的另一實施例揭示了一種耦合電容形成電路，包含至少一個電 路模塊，所述電路模塊包含：一第一P型金屬氧化物半導體晶體管，其漏 極耦接至一第二預定電壓；一第一N型金屬氧化物半導體晶體管，其漏極 耦接至該第二預定電壓；一第二P型金屬氧化物半導體晶體管，其源極耦 接一第一預定電壓且其漏極耦接該第一預定電壓與一連接墊，且其柵極耦 接至該第二預定電壓、該第一P型金屬氧化物半導體晶體管的漏極以及該 第一N型金屬氧化物半導體晶體管的漏極；一第三P型金屬氧化物半導體 晶體管，其漏極耦接至該第一預定電壓；一第二N型金屬氧化物半導體晶 體管，其漏極耦接至該第一預定電壓；以及一第三N型金屬氧化物半導體 晶體管，其漏極耦接該第二預定電壓與該連接墊；而所述電路模塊中至少 一未被使用的電路模塊的線路被打斷，使得該未被使用的電路模塊中：該 第二P型金屬氧化物半導體晶體管的該柵極不耦接該第一P型金屬氧化物 半導體晶體管和該第一N型金屬氧化物半導體晶體管，亦使得該第二P型 金屬氧化物半導體晶體管的該漏極不耦接該連接墊，還使得該第三N型金 屬氧化物半導體晶體管的柵極不耦接該第三P型金屬氧化物半導體晶體管 和該第二N型金屬氧化物半導體晶體管，藉此形成耦合電容。

本發明的另一實施例揭示了一種耦合電容形成電路，包含至少一個電 路模塊，所述電路模塊包含：一金屬氧化物半導體晶體管，其漏極耦接至 一第一預定電壓與一第二預定電壓與其柵極，而該金屬氧化物半導體晶體 管的該柵極亦耦接至該第一預定電壓與該第二預定電壓，且該金屬氧化物 半導體晶體管的源極耦接該第二預定電壓與該柵極；而所述電路模塊中至 少一未被使用的電路模塊的線路被打斷，使得該未被使用的電路模塊中： 該金屬氧化物半導體晶體管的該漏極不耦接至該第一預定電壓與該金屬氧 化物半導體晶體管的該柵極，且使得該金屬氧化物半導體晶體管的該柵極 不耦接至該第二預定電壓。

本發明的另一實施例揭示了一種在一集成電路中形成耦合電容的方 法，該集成電路包含一核心電路以及耦接至該核心電路的多個輸入輸出電 路，該方法包含；(a)自所述輸入輸出電路選擇至少一未被使用的輸入輸 出電路；以及(b)打斷該未被使用的輸入輸出電路的一部份的線路以形成 該集成電路的耦合電容。