[發明專利]耦合電容形成電路、使用該電路的集成電路及其相關方法

有效

• 申請號: 200810093935.3
• 申請日: 2008-04-23
• 公開（公告）號: CN101567370A
• 公開（公告）日: 2009-10-28
• 發明（設計）人: 陳逸琳;陳志豪
• 申請（專利權）人: 瑞昱半導體股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L23/522;H01L21/82;H01L21/768
• 代理公司: 北京市柳沈律師事務所
• 代理人: 蒲邁文

1.一種集成電路，包含：

一核心電路；

多個輸入輸出電路，耦接至該核心電路；以及

多個連接墊，分別耦接至所述輸入輸出電路；

其中所述連接墊中一部份被連接而另一部份未被連接，且至少一未被 使用的輸入輸出電路耦接至一未被連接的連接墊；

其中所述輸入輸出電路中每一輸入輸出電路包含：

一第一P型金屬氧化物半導體晶體管，其漏極耦接至一第二預定電壓；

一第一N型金屬氧化物半導體晶體管，其漏極耦接至該第二預定電壓；

一第二P型金屬氧化物半導體晶體管，其源極耦接一第一預定電壓且 其漏極耦接該第一預定電壓與該連接墊，且其柵極耦接至該第二預定電壓、 該第一P型金屬氧化物半導體晶體管的漏極以及該第一N型金屬氧化物半 導體晶體管的漏極；

一第三P型金屬氧化物半導體晶體管，其漏極耦接至該第一預定電壓；

一第二N型金屬氧化物半導體晶體管，其漏極耦接至該第一預定電壓； 以及

一第三N型金屬氧化物半導體晶體管，其漏極耦接該第二預定電壓與 該連接墊；

其中，至少一輸入輸出電路作為正常輸入輸出電路使用，其中打斷部 分線路，使得：

該第一P型金屬氧化物半導體晶體管的漏極、該第一N型金屬氧化物 半導體晶體管的漏極和該第二P型金屬氧化物半導體晶體管的柵極均不耦 接該第二預定電壓，該第三P型金屬氧化物半導體晶體管的漏極、該第二N 型金屬氧化物半導體晶體管的漏極和該第三N型金屬氧化物半導體晶體管 的柵極均不耦接該第一預定電壓，該第二P型金屬氧化物半導體晶體管的 漏極不耦接該第一預定電壓，且該第三N型金屬氧化物半導體晶體管的漏 極不耦接該第二預定電壓；

而該未被使用的輸入輸出電路的線路被打斷，使得該未被使用的輸入 輸出電路中：

該第二P型金屬氧化物半導體晶體管的該柵極不耦接該第一P型金屬 氧化物半導體晶體管和該第一N型金屬氧化物半導體晶體管，亦使得該第 二P型金屬氧化物半導體晶體管的該漏極不耦接該連接墊，還使得該第三N 型金屬氧化物半導體晶體管的該柵極不耦接該第三P型金屬氧化物半導體 晶體管和該第二N型金屬氧化物半導體晶體管，藉此形成耦合電容。

2.一種集成電路，包含：

一核心電路；

多個輸入輸出電路，耦接至該核心電路；以及

多個連接墊，分別耦接至所述輸入輸出電路；

其中所述連接墊中一部份被連接而另一部份未被連接，且至少一未被 使用的輸入輸出電路耦接至一未被連接的連接墊；

其中所述輸入輸出電路中每一輸入輸出電路包含：

一金屬氧化物半導體晶體管，其漏極耦接至一第一預定電壓與一第二 預定電壓與其柵極，而該金屬氧化物半導體晶體管的該柵極亦耦接至該第 一預定電壓與該第二預定電壓，且該金屬氧化物半導體晶體管的源極耦接 該第二預定電壓與該柵極；

其中，至少一輸入輸出電路作為正常輸入輸出電路使用，其中打斷部 分線路，使得：

該金屬氧化物半導體晶體管的柵極不耦接至該第一預定電壓和該金屬 氧化物半導體晶體管的漏極，且該金屬氧化物半導體晶體管的漏極不耦接 至該第二預定電壓；

其中該未被使用的輸入輸出電路的線路被打斷，使得該未被使用的輸 入輸出電路中：

該金屬氧化物半導體晶體管的該漏極不耦接至該第一預定電壓與該金 屬氧化物半導體晶體管的該柵極，且使得該金屬氧化物半導體晶體管的該 柵極不耦接至該第二預定電壓。