[發(fā)明專利]芯片的封裝結構及其封裝方法

有效

• 申請?zhí)枺?/td>: 200810093191.5
• 申請日: 2008-04-21
• 公開（公告）號: CN101567322A
• 公開（公告）日: 2009-10-28
• 發(fā)明（設計）人: 沈更新;陳煜仁
• 申請（專利權）人: 南茂科技股份有限公司;百慕達南茂科技股份有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/56;H01L21/60;H01L23/48;H01L23/31;H01L25/00;H01L25/065
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 任永武

技術領域

本發(fā)明有關一種芯片重新配置的封裝方法，特別是有關利用芯片容置架來進行芯片重新配置的封裝方法。

背景技術

半導體的技術已經發(fā)展的相當?shù)难杆?，因此微型化的半導體晶粒(Dice)即芯片(chip)必須具有多樣化的功能的需求，使得半導體芯片必須要在很小的區(qū)域中配置更多的輸入/輸出墊(I/O?pads)，因而使得金屬接腳(pins)的密度也快速的提高了。因此，早期的導線架封裝技術已經不適合高密度的金屬接腳；故發(fā)展出一種球陣列(Ball?Grid?Array：BGA)的封裝技術，球陣列封裝除了有比導線架封裝更高密度的優(yōu)點外，其錫球也比較不容易損害與變形。

隨著3C產品的流行，例如：移動電話(Cell?Phone)、個人數(shù)字助理(PDA)或是iPod等，都必須要將許多復雜的系統(tǒng)芯片放入一個非常小的空間中，因此為解決此一問題，一種稱為“晶片級封裝(wafer?level?package；WLP)”的封裝技術已經發(fā)展出來，其可以在切割晶片成為一顆顆的晶粒即芯片之前，就先對晶片進行封裝。美國專利公告第5,323,051號專利即揭露了這種“晶片級封裝”技術。然而，這種“晶片級封裝”技術隨著芯片主動面上的焊墊(pads)數(shù)目的增加，使得焊墊(pads)的間距過小，除了會導致信號耦合或信號干擾的問題外，也會因為焊墊間距過小而造成封裝的可靠度降低等問題。因此，當芯片再更進一步的縮小后，使得前述的封裝技術都無法滿足。

為解決此一問題，美國專利公告第7,196,408號已揭露了一種將完成半導體工藝的晶片，經過測試及切割后，將測試結果為良好的晶粒(good?die)或芯片重新放置于另一個基板之上，然后再進行封裝工序，如此，使得這些被重新放置的芯片間具有較寬的間距，故可以將芯片上的焊墊適當?shù)姆峙洌缡褂孟蛲庋由?fanout)技術，因此可以有效解決因間距過小，除了會導致信號耦合或信號干擾的問題。

然而，為使半導體芯片能夠有較小及較薄的封裝結構，在進行晶片切割前，會先對晶片進行薄化處理，例如以背磨(backside?lapping)方式將晶片薄化至2～20mil，然后再切割成一顆顆的晶粒即芯片。此一經過薄化處理的芯片，經過重新配置在另一基板上，再以注模方式將多個芯片形成一封裝體；由于芯片很薄，使得封裝體也是非常的薄，故當封裝體脫離基板之后，封裝體本身的應力會使得封裝體產生翹曲，增加后續(xù)進行切割工序的困難。

另外，在晶片切割之后，重新配置在另一個載板時，由于新的載板的尺寸較原來的尺寸為大，因此在后續(xù)植球工序中，會無法對準，其封裝結構可靠度降低。

此外，在整個封裝的過程中，還會產生植球時，制造設備會對芯片產生局部過大的壓力，而可能損傷芯片的問題；同時，也可能因為植球的材料造成與芯片上的焊墊間的電阻值變大，而影響芯片的性能等問題。

發(fā)明內容

有鑒于發(fā)明背景中所述的植球對準以及封裝體翹曲的問題，本發(fā)明提供一種利用晶片對準標志的芯片重新配置的封裝結構及其方法，來將多個芯片重新進行配置并進行封裝的方法。

本發(fā)明的另一主要目的在提供一種在芯片重新配置的封裝方法，是將不同尺寸大小及功能的芯片重新配置在一載板上的封裝方法。

此外，本發(fā)明還有一主要目的在提供一種芯片重新配置的封裝方法，其可以將12時晶片所切割出來的芯片重新配置于芯片容置架上，如此可以有效運用8時晶片的即有的封裝設備，而無需重新設立12時晶片的封裝設備，可以降低12時晶片的封裝成本。

本發(fā)明的再一主要目的在提供一種芯片重新配置的封裝方法，使得進行封裝的芯片都是“已知是功能正常的芯片”(Known?good?die)，可以節(jié)省封裝材料，故也可以降低工藝的成本。

本發(fā)明的又一目的，是通過芯片容置架的芯片容置區(qū)來重新置放芯片，可以由芯片容置區(qū)的相對位置來提高芯片重新配置時的準確性。