[發明專利]存儲器單元陣列

有效

• 申請號: 200810093035.9
• 申請日: 2008-04-15
• 公開（公告）號: CN101290801A
• 公開（公告）日: 2008-10-22
• 發明（設計）人: 池育德;徐德訓
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C16/10
• 分類號: G11C16/10;G11C16/04;H01L27/115;G11C16/08
• 代理公司: 隆天國際知識產權代理有限公司
• 代理人: 陳晨;吳世華

1.一種存儲器單元陣列，以多行及多列排列，所述存儲器單元陣列包括：

第一方向的第一編程線，其中，所述第一編程線連接于所述陣列的第一行的存儲器單元的編程柵；

所述第一方向的第一擦除線，其中，所述第一擦除線連接于所述陣列的所述第一行的存儲器單元的擦除線；以及

所述第一方向的第一字線，其中，所述第一字線連接于所述陣列的所述第一行的存儲器單元的字線節點；

存儲器單元的第二行，其中，所述第二行與所述第一行相鄰；以及

第二字線，連接所述第二行的存儲器單元的字線節點，其中，所述第二字線平行于所述第一字線，且其中所述第二行存儲器單元的編程柵連接所述第一編程線，而所述第二行存儲器單元的擦除線連接所述第一擦除線。

2.如權利要求1所述的存儲器單元陣列，其中，所述陣列的每個存儲器單元包括：

半導體基底；

浮接柵，位于所述半導體基底的上方；

第一電容，包括第一金屬板、所述浮接柵及電介質；

第二電容，包括第二金屬板、所述浮接柵及電介質，其中，所述第一金屬板包括第一摻雜區及第二摻雜區，于所述半導體基底中；

第三電容，包括第三金屬板、所述浮接柵及電介質；以及

晶體管，包括：

柵電極，位于所述半導體基底上方，其中，所述柵電極連接所述陣列的字線；

第一及第二源極/漏極區，對齊于所述柵電極的相反邊壁，其中，所述第二源極/漏極區連接所述第一電容的第一摻雜區，且其中所述第一源極/漏極區連接所述陣列的源極線，且其中所述第二摻雜區連接所述陣列的位線。

3.如權利要求1所述的存儲器單元陣列，還包括：

第二方向的位線，所述第二方向垂直于所述第一方向，其中，所述位線，與同列的存儲器單元中，至少一部分的位線節點相連接。

4.如權利要求1所述的存儲器單元陣列，還包括：

存儲器單元的第三行；

存儲器單元的第四行；

所述第一方向的第二編程線，其中，所述第二編程線連接所述第三及所述第四行的存儲器單元編程柵；

所述第一方向的第二擦除線，其中，所述第二擦除線連接所述第三及所述第四行的存儲器單元擦除柵；

所述第一方向的第三字線，其中，所述第三字線連接所述第三行存儲器單元的字線節點；

所述第一方向的第四字線，其中，所述第四字線連接所述第四行存儲器單元的字線節點；

第二方向的第一位線，所述第二方向垂直于所述第一方向，其中，所述第一位線連接所述第一行的存儲器單元的位線節點、及所述第三行的存儲器單元的位線節點；以及

所述第二方向的第二位線，其中，所述第二位線連接所述第二方向的存儲器單元的位線節點、及所述第四行的存儲器單元的位線節點，且其中，所述第一及所述第二位線彼此為斷開。

5.如權利要求1所述的存儲器單元陣列，進一步包括：

多條源極線，各自連接同一列存儲器單元的源極線節點。

6.如權利要求5所述的存儲器單元陣列，其中，所述多條源極線各自連接相鄰兩列存儲器單元的源極線節點。

7.一種存儲器單元陣列，以多行及多列排列，所述存儲器單元陣列包括：

多頁，每一頁包括：

存儲器單元的第一行；

存儲器單元的第二行，其中，所述第一行與所述第二行相鄰；

編程線，沿一行方向，其中，所述編程線連接所述第一及所述第二行存儲器單元的編程柵，且其中，所述編程線與其他頁的編程線斷開；

擦除線，沿所述行方向，其中，所述擦除線連接所述第一及所述第二行存儲器單元的擦除柵，且其中，所述擦除線與其他頁的擦除線斷開；

第一字線，沿所述行方向，其中，所述第一字線連接所述第一行存儲器單元的字線節點；

第二字線，沿所述行方向，其中，所述第二字線連接所述第二行存儲器單元的字線節點；以及

多條位線，沿一列方向，其中，每一位線連接同一列存儲器單元的位線節點，且其中，所述多條位線彼此斷開。

8.如權利要求7所述的存儲器單元陣列，還包括：

同一頁的行共用一共用編程線及一共用擦除線。

9.如權利要求7所述的存儲器單元陣列，其中，每頁僅包括兩行。