[發明專利]存儲器單元陣列

有效

• 申請號: 200810093035.9
• 申請日: 2008-04-15
• 公開（公告）號: CN101290801A
• 公開（公告）日: 2008-10-22
• 發明（設計）人: 池育德;徐德訓
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C16/10
• 分類號: G11C16/10;G11C16/04;H01L27/115;G11C16/08
• 代理公司: 隆天國際知識產權代理有限公司
• 代理人: 陳晨;吳世華

技術領域

本發明涉及半導體裝置，特別是存儲器單元與陣列，更特別地涉及多次編程(MTP)存儲器單元與陣列的架構與制造方法。

背景技術

一種多次編程(multiple-times?programming，MTP)存儲器單元與陣列，用以保持儲存于存儲器單元的資訊，即使于電力關閉時。設計多次編程(MTP)存儲器單元與陣列時，開始通常根據標準互補金屬氧化物半導體(CMOS)為基礎的邏輯程序。然后，于邏輯程序流程中，加上額外的程序步驟，以設計該多次編程存儲器單元。舉例而言，此額外程序步驟包含：第二多晶硅沉積(polysilicon?deposition)、結雜質最佳化(junction?dopantoptimization)等。將多次編程特有的程序步驟，整合于標準互補式金屬氧化物半導體為基礎的邏輯程序，將導致復雜化。因此，嵌入式整合多次編程存儲器的技術，通常比先進邏輯制造程序落后幾個世代。對于需要嵌入多次編程存儲器的芯片系統方法(system-on-chip，SOC)，設計團隊通常沒有選擇而需接受邏輯流程程序，落后于當前先進邏輯制造程序二到三世代，除此之外，還需增加額外的七到八層光刻掩模(lithographic?masks)。此已知技術不僅增加晶圓成本，且亦未達到大多數先進邏輯制造程序所能實現的性能高峰。

因此，為解決上述問題，已探究許多架構與制造方法。圖1顯示已知多次編程存儲器單元100的透視圖，其中，包含：晶體管102、第一電容104、第二電容106及第三電容108。第一電容104、第二電容106及第三電容108，共同使用共用浮接柵110。晶體管102，由字線120控制，并判斷是否可將位線122的電壓提供至存儲器單元100。源極線124連接晶體管102。

于一個實施例中，通過穿隧電子進入或流出浮接柵110，而執行該多次編程存儲器單元100的編程與擦除操作。例如：為了編程該多次編程存儲器單元100，將一高電平電壓提供至該編程柵112，而該擦除柵114系接地。因為耦合電容106與108的電容性耦合，橫跨穿隧電容108的兩金屬板將產生巨大電壓壓降，而于兩金屬板之間產生高電平電場。當該電場足夠高到發生Fowler?Nordheim穿隧效應時，浮接柵110的電子穿隧通過絕緣物質，其介于浮接柵110及連接阱區(well)116之間。

相反地，通過將高電平電壓提供至擦除柵114與編程柵112，電子將由源極線124穿隧至浮接柵110，因而增加該浮動柵的負電荷。

然而，如圖1所示的該多次編程存儲器單元100仍有缺點。因為于同一列中，所有存儲器單元的擦除柵為相互連接，而于同一行中，所有存儲器單元的編程柵為相互連接，為了擦除選擇的存儲器，需要將高電平電壓各自提供至該選擇存儲器單元的行與列。于是，需要擦除該選擇的存儲器單元所在的所有陣列。除此外，高電平電壓相反地會引起編程的擾動，而影響其他的行與列。再者，擦除柵由大阱區形成。于同一行中，存儲器單元的擦除柵阱區118，需要為電性斷開，因此需連接至不同的電壓。于一行中，該鄰近阱區118亦需有適當的阱間隔。這樣將使得該存儲器單元的面積增加。

有鑒于此，需要一種改進的多次編程存儲器單元與陣列架構，用以減少編程擾動，并具有較少的芯片面積。

發明內容

根據本發明的觀點，一種存儲器單元陣列，以多行及多列排列，包括：第一方向的第一編程線，其中，該第一編程線連接該陣列的第一行的存儲器單元的編程柵；該第一方向的第一擦除線，其中，該第一擦除線連接該陣列第一行存儲器單元的擦除柵；以及，該第一方向的第一字線，其中，該第一字線連接該陣列第一行存儲器單元的字線節點。

根據本發明的另一觀點，一種存儲器單元陣列，以多行及多列排列，包括：多頁。每一頁包括：存儲器單元的第一行；存儲器單元的第二行，其中，該第一行與該第二行相鄰；編程線，沿一行方向，其中，該編程線連接該第一與第二行存儲器單元的編程柵，而該編程線與其他頁的編程線斷開；擦除線，沿該列方向，其中，該擦除線連接該第一與第二行存儲器單元的擦除柵，而該編程線與其他頁的擦除線斷開；第一字線，沿該列方向，其中，該第一字線連接第一行的存儲器單元的字線節點；以及第二字線，沿該列方向，其中，該第二字線連接該第二行存儲器單元的字線節點。該陣列還包括多位線，沿行方向，其中，每一位線連接同一列存儲器單元的位線節點，且每頁具有相同列號碼，且其中所述多條位線彼此斷開。