[發明專利]柵極結構的制造方法

有效

• 申請號: 200810092786.9
• 申請日: 2008-04-15
• 公開（公告）號: CN101562131A
• 公開（公告）日: 2009-10-21
• 發明（設計）人: 李秋德
• 申請（專利權）人: 和艦科技（蘇州）有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/82
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 陳 亮

技術領域

本發明是有關于一種半導體工藝，且特別是有關于一種柵極結構的制造方法。?

背景技術

光刻工藝(Photolithography)是整個半導體工藝中最為舉足輕重的步驟之一。凡是與半導體元件結構相關例如各層薄膜的圖案，都是由光刻工藝來決定其關鍵尺寸(Critical?Dimension，CD)的大小，也決定于光刻工藝技術的發展。?

對于金屬氧化物半導體晶體管(MOS?Transistor)而言，最重要的構件之一為柵極(Gate)，其是用以控制溝道(Channel)開/關，且其位于襯底的元件區上。在許多類型的電子產品中，元件區內的各柵極為互相平行，且其線寬(Linewidth)為此半導體工藝中的關鍵尺寸。?

而隨著集成電路的集成度的日益提高，整個集成電路的元件尺寸也必須隨之縮小。特別是，對于關鍵尺寸為35nm或以下的柵極而言，為了使元件能夠得到更小的線寬，并進一步得到更小的元件尺寸，需使用更小波長的光源例如是氟化氪(KrF，248nm)、氟化氬(ArF，193nm)、氟(F₂，157nm)、氬(Ar₂，126nm)等，以提升曝光步驟的解析度。但是，這樣的曝光工具仍十分昂貴，或是仍在研發中。?

此外，為了因應元件尺寸的縮小化，在進行光刻工藝時，還可利用厚度較薄以及高敏感度(Sensitivity)的光刻膠材料層，然而此種工藝將會對后續的刻蝕工藝造成影響，而無法縮小元件尺寸。另一方面，為求提高集成電路集成度而不斷縮小元件尺寸以達深亞微米(Deep?Submicron)工藝時，光掩模成本的經濟適用性也成為一大問題。?

因此，如何有效縮小并控制柵極的間隔(Pitch)/寬度(Size)是產業的一致目標。?

發明內容

有鑒于此，本發明的目的就是在提供一種柵極結構的制造方法，不需使用高分辨率(high?resolution)光刻工藝即可使元件尺寸縮小化。?

本發明的另一目的是提供一種柵極結構的制造方法，可同時制作出預定小尺寸與相對較大尺寸的柵極的方法。?

本發明提出一種柵極結構的制造方法。首先，提供一襯底，襯底上已形成柵極介電層，且柵極介電層上形成有至少一介電柱。然后，在襯底上方順應性形成多晶硅層，覆蓋住介電柱與柵極介電層。之后，進行一刻蝕工藝，移除部分的多晶硅層，以于介電柱的側壁形成二個多晶硅間隙壁。接著，在襯底上形成刻蝕終止層。繼而，形成介電層以覆蓋刻蝕終止層、二個多晶硅間隙壁與介電柱。然后，進行一平坦化工藝，移除部分的介電柱、介電層與多晶硅間隙壁，使多晶硅間隙壁形成多晶硅柱。之后，進行一回刻蝕工藝，移除部分的介電柱與介電層，使介電柱與介電層的表面低于多晶硅柱的表面。隨后，進行一自行對準金屬硅化物工藝，使多晶硅柱轉變成金屬硅化物柱。其中，多晶硅層的厚度等于金屬硅化物柱的關鍵尺寸。?

依照本發明的實施例所述的柵極結構的制造方法，還包括：在形成該金屬硅化物柱后，在金屬硅化物柱上形成一金屬層，以及在形成該金屬層后，移除部分的介電柱與介電層，以于金屬硅化物柱兩側形成間隙壁。其中，金屬層的材料例如是氮化鈦、鉭或鎢。?

依照本發明的實施例所述的柵極結構的制造方法，上述的柵極介電層為高介電常數的介電材料層。?

依照本發明的實施例所述的柵極結構的制造方法，上述的刻蝕終止層的材料例如是氮氧化硅。?

依照本發明的實施例所述的柵極結構的制造方法，上述的平坦化工藝為化學機械研磨工藝。?

依照本發明的實施例所述的柵極結構的制造方法，上述的刻蝕工藝為非等向性刻蝕工藝。?