[發明專利]半導體器件

無效

• 申請號: 200810092385.3
• 申請日: 2008-04-24
• 公開（公告）號: CN101295538A
• 公開（公告）日: 2008-10-29
• 發明（設計）人: 平山雅行;長谷川政己;金光道太郎;林彌生;阿南尚幸
• 申請（專利權）人: 日立超大規模集成電路系統株式會社
• 主分類號: G11C11/417
• 分類號: G11C11/417
• 代理公司: 北京市金杜律師事務所
• 代理人: 王茂華

技術領域

本發明涉及一種半導體器件，尤其涉及一種有效用于具有由靜態型存儲單元構成的存儲單元陣列的半導體器件在待機時的泄漏電流降低技術的有效技術。

背景技術

作為在靜態型存儲單元的源極線上設置電位控制電路，存儲單元在待機時通過上述電位控制電路把源極電位作為中間電位來減低泄漏電流的例子，有日本特開2004-206745號公報。另外，作為在存儲單元的電源線或接地線中的一方設置追加MOSFET，存儲單元在待機狀態時形成反映構成存儲單元的交叉反饋電路的MOSFET的閾值電壓變動的一方或者雙方的偏置電壓，從而進行控制的例子，有日本特開2006-073065號公報。

[專利文獻1]日本特開2004-206745號公報

[專利文獻2]日本特開2006-073065號公報

發明內容

在上述專利文獻1中，把上述源極電位作為中間電位的電位控制電路，為了抑制接地電位側的源極線的電位上升而采用二極管形態的N溝道MOSFET或者為了抑制電源電壓側的源極電位的電位降低而采用二極管形態的P溝道MOSFET。因此，與構成電位控制電路MOSFET相對應的導電型MOSFET的閾值電壓由于工藝標準離差而發生較大變動時，上述中間電位也與其對應變大。用N溝道MOSFET的例子進行說明，則存儲單元的N溝道MOSFET與構成上述電位控制電路的N溝道MOSFET的閾值電壓均變大時，存儲單元中由于N溝道MOSFET的閾值電壓的上升，用于維持導通狀態所需的N溝道MOSFET的柵極、源極之間的電壓將變大。與此相對，構成上述電位控制電路的N溝道MOSFET，存在將會向使源極線的中間電位變大而使在上述導通狀態所需的柵極、源極之間的電壓變小的方向工作的問題。這樣一來，在專利文獻1的技術中，在由于MOSFET的工藝標準離差使閾值電壓的變動變大的情況下，在數據保持特性方面會出現問題。

上述專利文獻2中，使流過將二極管形態的P溝道MOSFET串聯連接而得到的電路的電流與流過將二極管形態的N溝道MOSFET和P溝道MOSFET串聯連接而得到的電路的電流在電阻中流動而形成偏置電壓，從而形成補償工藝標準離差那樣的偏置電壓。可是，為了使在上述那樣的MOSFET串聯電路中形成的電流在電阻中流動而得到偏置電壓，除需要上述2個串聯鏈接的P溝道MOSFET、以及串聯連接的上述P溝道MOSFET和N溝道MOSFET的閾值電壓之外，為了在上述電阻中產生上述偏置電壓以上的大電壓而需要大的工作電壓。所以，存在工作下限電壓將被限定為產生上述偏置電壓所需的較大電壓的問題。

本發明的一個目的在于提供一種以簡單的結構謀求待機時的消耗電流的降低的半導體器件。本發明的上述及其他目的以及新的特征，將從本說明書的記載和附圖而得到明確。

本發明申請中公開的一個實施例如下。具有存儲單元陣列，該存儲陣列具有設置在多條字線和多條互補位線的交叉部的多個CMOS靜態型存儲單元。上述存儲單元陣列以并列方式設置了開關MOSFET、形成二極管形態的第一導電型和第二導電型的MOSFET，其中開關MOSFET位于構成多個靜態型存儲單元的第一和第二CMOS倒相電路所具有的第一導電型MOSFET的源極所連接的第一源極線和與其對應的第一電源線之間，在第一工作模式時被置于截止狀態，與上述第一工作模式不同的第二工作模式時被置于導通狀態。構成上述第一和第二CMOS倒相電路的第二導電型MOSFET的源極所連接的第二源極線，連接在與其相對應的上述第二電源線上。