[發(fā)明專利]半導(dǎo)體器件及其制造方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200810092172.0
• 申請(qǐng)日: 2008-04-10
• 公開(kāi)（公告）號(hào): CN101556953A
• 公開(kāi)（公告）日: 2009-10-14
• 發(fā)明（設(shè)計(jì)）人: 黃偉宗;莊璧光;陳世明;楊曉瑩
• 申請(qǐng)（專利權(quán)）人: 世界先進(jìn)積體電路股份有限公司
• 主分類號(hào): H01L27/02
• 分類號(hào): H01L27/02;H01L21/822;H01L21/76
• 代理公司: 北京三友知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 任默聞

技術(shù)領(lǐng)域

本發(fā)明是有關(guān)于半導(dǎo)體器件，特別有關(guān)于具有溝渠隔離結(jié)構(gòu)的半導(dǎo)體器件以及其制造方法。

背景技術(shù)

于現(xiàn)今半導(dǎo)體技術(shù)中，為了達(dá)成單芯片系統(tǒng)(single-chip?system)的操作，是將控制器、存儲(chǔ)器、低電壓操作的電路及高電壓操作的功率器件整合于單一芯片中。由于在單一芯片上需同時(shí)提供不同操作電壓的電子器件，例如高電壓電晶體器件以及低電壓互補(bǔ)式金屬氧化物半導(dǎo)體(CMOS)電路器件，因此在工藝上需制作一隔絕結(jié)構(gòu)以隔絕不同操作電壓的電子器件。

請(qǐng)參閱圖1，其顯示一種已知的電子器件的隔絕結(jié)構(gòu)的剖面示意圖。在一半導(dǎo)體硅基底10上具有一磊晶層(epitaxy?layer)12，在磊晶層12內(nèi)設(shè)置有兩個(gè)電子器件14和16，在電子器件14和16之間的隔絕結(jié)構(gòu)為接面隔離(junction?isolation)18，其是利用離子植入方式將摻質(zhì)驅(qū)入(drive-in)而形成，由于接面隔離在芯片布局上需要較大面積，并且其真正的隔絕區(qū)域會(huì)有較大的誤差，因此會(huì)使得所需芯片的尺寸增加。

此外，另一種已知的電子器件的隔絕結(jié)構(gòu)為深溝渠隔絕結(jié)構(gòu)，其是在兩個(gè)電子器件之間形成一深溝渠，并且于深溝渠中填入氧化物或未摻雜的多晶硅。雖然利用深溝渠結(jié)構(gòu)可降低電子器件之間隔絕結(jié)構(gòu)所占的面積，并且隔絕區(qū)域較為精確，然而，其在不同操作電壓的電子器件間的隔絕效果會(huì)受到溝渠的深寬比以及其中充填材料的介電常數(shù)影響，無(wú)法適用于各種不同操作電壓的電子器件，使得其應(yīng)用范圍較窄。

因此，目前業(yè)界亟需一種半導(dǎo)體器件的隔離結(jié)構(gòu)，以克服上述的缺點(diǎn)與不足。

發(fā)明內(nèi)容

本發(fā)明提供一種半導(dǎo)體器件，包括磊晶層設(shè)置于半導(dǎo)體基底上，復(fù)數(shù)個(gè)電子器件設(shè)置于磊晶層上，層間介電層設(shè)置于電子器件上，以及溝渠隔離結(jié)構(gòu)設(shè)置于該些電子器件之間，其中溝渠隔離結(jié)構(gòu)包括：溝渠設(shè)置于該磊晶層及該半導(dǎo)體基底內(nèi)，氧化襯層設(shè)置于溝渠內(nèi)，覆蓋溝渠的側(cè)壁及底部，以及摻雜的多晶硅層填滿溝渠。

此外，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括：提供半導(dǎo)體基底，形成磊晶層于半導(dǎo)體基底上，形成復(fù)數(shù)個(gè)電子器件于磊晶層上，形成層間介電層覆蓋該些電子器件，以及形成溝渠隔離結(jié)構(gòu)于該些電子器件之間，其中形成溝渠隔離結(jié)構(gòu)的步驟包括：以微影刻蝕工藝，形成溝渠于層間介電層、磊晶層及半導(dǎo)體基底內(nèi)；形成氧化襯層覆蓋溝渠的側(cè)壁和底部以及層間介電層的表面，形成摻雜的多晶硅層于氧化襯層的上且填滿溝渠，以及以化學(xué)機(jī)械研磨工藝，去除一部份的氧化襯層和摻雜的多晶硅層，直至暴露層間介電層的表面。

由于本發(fā)明的溝渠隔絕結(jié)構(gòu)中填充摻雜的多晶硅，其可以作為電極，當(dāng)施加一偏壓電壓(bias?voltage)于摻雜的多晶硅上，可以迫使等電位線繞過(guò)溝渠隔絕結(jié)構(gòu)，因此對(duì)于不同操作電壓的電子器件具有較佳的隔離效果，并且對(duì)于高電壓器件的隔絕效果也較佳。

為了讓本發(fā)明的上述目的、特征、及優(yōu)點(diǎn)能更明顯易懂，以下配合所附圖式，作詳細(xì)說(shuō)明如下。

附圖說(shuō)明

圖1為已知具有隔絕結(jié)構(gòu)的半導(dǎo)體器件的剖面示意圖；

圖2為依據(jù)本發(fā)明一實(shí)施例的具有溝渠隔絕結(jié)構(gòu)的半導(dǎo)體器件的剖面示意圖；

圖3A至3F為依據(jù)本發(fā)明一實(shí)施例的溝渠隔絕結(jié)構(gòu)的制造方法的剖面示意圖。

附圖標(biāo)號(hào)

10、100～半導(dǎo)體基底；???????????12、102～磊晶層；

14、16、104、106～電子器件；????18～接面隔離；

108～層間介電層；???????????????110～溝渠隔絕結(jié)構(gòu)；

112～溝渠；?????????????????????114、124、126、128～氧化襯層；

116～摻雜的多晶硅；?????????????120～光刻膠層；

122～開(kāi)口。

具體實(shí)施方式