[發(fā)明專利]半導(dǎo)體器件及其制造方法

無效

• 申請?zhí)枺?/td>: 200810092172.0
• 申請日: 2008-04-10
• 公開（公告）號: CN101556953A
• 公開（公告）日: 2009-10-14
• 發(fā)明（設(shè)計）人: 黃偉宗;莊璧光;陳世明;楊曉瑩
• 申請（專利權(quán)）人: 世界先進(jìn)積體電路股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L21/822;H01L21/76
• 代理公司: 北京三友知識產(chǎn)權(quán)代理有限公司
• 代理人: 任默聞

1.一種半導(dǎo)體器件，其特征在于，該器件包括：

一半導(dǎo)體基底；

一磊晶層，設(shè)置于該半導(dǎo)體基底上；

復(fù)數(shù)個電子器件，設(shè)置于該磊晶層上；以及

一溝渠隔離結(jié)構(gòu)，設(shè)置于該些電子器件之間，其中該溝渠隔離結(jié)構(gòu)包括：

一溝渠，設(shè)置于所述的磊晶層及所述的半導(dǎo)體基底內(nèi)，具有一側(cè)壁及一底部；

一氧化襯層，設(shè)置于該溝渠內(nèi)，覆蓋所述的側(cè)壁及所述的底部；以及

一摻雜的多晶硅層，填滿所述的溝渠。

2.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，該半導(dǎo)體器件更包括一零伏特的偏壓施加于所述的摻雜的多晶硅層上。

3.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述的溝渠包括一深溝渠，所述的深溝渠具有一深寬比介于5∶1至15∶1之間。

4.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述的氧化襯層包括復(fù)數(shù)層的四乙氧基硅烷氧化層。

5.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述的摻雜的多晶硅層包括重?fù)诫s的N型或重?fù)诫s的P型的多晶硅。

6.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述的半導(dǎo)體器件更包括一層間介電層設(shè)置于所述的磊晶層上，覆蓋所述的些電子器件，其中所述的溝渠隔離結(jié)構(gòu)的表面與所述的層間介電層的表面切齊。

7.一種半導(dǎo)體器件的制造方法，該方法包括：

提供一半導(dǎo)體基底；

形成一磊晶層于所述的半導(dǎo)體基底上；

形成復(fù)數(shù)個電子器件于所述的磊晶層上；

形成一層間介電層于所述的磊晶層上，且覆蓋所述的些電子器件；以及

形成一溝渠隔離結(jié)構(gòu)于所述的些電子器件之間，其中形成所述的溝渠隔離結(jié)構(gòu)的步驟包括：

以微影刻蝕工藝，形成一溝渠于所述的層間介電層、所述的磊晶層及所述的半導(dǎo)體基底內(nèi)；

形成一氧化襯層，覆蓋所述的溝渠的側(cè)壁和底部，以及所述的層間介電層的表面；

形成一摻雜的多晶硅層于所述的氧化襯層上，且填滿所述的溝渠；以及

以化學(xué)機(jī)械研磨工藝，去除一部份的所述的氧化襯層和所述的摻雜的多晶硅層，直至暴露所述的層間介電層的表面。

8.如權(quán)利要求7所述的半導(dǎo)體器件的制造方法，其特征在于，該制造方法更包括施加一零伏特的偏壓于所述的摻雜的多晶硅層上。

9.如權(quán)利要求7所述的半導(dǎo)體器件的制造方法，其特征在于，所述的溝渠包括一深溝渠，所述的深溝渠具有一深寬比介于5∶1至15∶1之間。

10.如權(quán)利要求7所述的半導(dǎo)體器件的制造方法，其特征在于，形成所述的氧化襯層的方式包括低壓化學(xué)氣相沉積法，且所述的氧化襯層包括復(fù)數(shù)層的四乙氧基硅烷氧化層。

11.如權(quán)利要求7所述的半導(dǎo)體器件的制造方法，其特征在于，所述的摻雜的多晶硅層的形成包括化學(xué)氣相沉積法，且所述的摻雜的多晶硅層包括重?fù)诫s的N型或重?fù)诫s的P型的多晶硅。