[發明專利]半導體結構及其制造方法

有效

• 申請號: 200810091951.9
• 申請日: 2008-04-09
• 公開（公告）號: CN101373739A
• 公開（公告）日: 2009-02-25
• 發明（設計）人: 蔡永智;俞正明;趙治平;張智勝
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L21/8238
• 代理公司: 隆天國際知識產權代理有限公司
• 代理人: 陳晨;張浴月

技術領域

本發明涉及半導體裝置，且特別涉及一種可承受高漏極電壓(high?drainvoltage)的金屬氧化物半導體(MOS)裝置的結構及其形成方法。

背景技術

在集成電路中通常需存在有多種不同的操作電壓。而金屬氧化物半導體(MOS)裝置通常在微小的電壓Vdd下操作。然而于如功率管理電路(powermanagement?circuits)的特殊應用中，電路便可能需要于電壓高于Vdd的電流下操作。于這些情形中，便需要采用適用于漏極側高電壓操作的高漏極電壓金屬氧化物半導體(high?drain?voltage?MOS，HDV-MOS)裝置。

圖1示出了一種現有技術高漏極電壓金屬氧化物半導體裝置，其包括源極區4、漏極區6與極淺摻雜(very?lightly-doped)的漏極延伸區8。漏極延伸區8通常延伸至柵極10的下方。漏極延伸區8通常具有低于一般淺摻雜源極/漏極區(lightly-doped?source/drain?region)數倍(several?orders)的摻雜濃度。漏極延伸區8的亦具有相對較深的深度。源極區4、漏極區6以及漏極延伸區8形成于襯底2內。而具有導電型態不同于源極區4以及漏極區6的阱區14則形成于鄰近漏極延伸區8處并朝向源極側而延伸。

高漏極電壓金屬氧化物半導體裝置是于當漏極處的電壓超過柵氧化層的正常電壓值時所應用。不同于一般的自我對準金屬氧化物半導體裝置，高漏極電壓金屬氧化物半導體裝置裝使用了極淺摻雜延伸區(very?light-dopedextension?region)，其可于高漏極電壓下形成較大耗盡區。如此將使得電壓于跨過此延伸區后隨即大幅降低，并因而降低了跨越柵氧化物后的電場并使之降至安全值。高漏極電壓金屬氧化物半導體裝置適用于功率放大器(poweramplifiers)與功率管理電路(power?manegement?circuits)等用途，因為此類電路需要承受較高的漏極電壓。本發明揭示的高漏極電壓金屬氧化物半導體裝置尤其無需通過增加額外的漏極注入步驟以達到控制溝道熱載子效應(channel?hot?carrier)的目的，且當高漏極電壓金屬氧化物半導體裝置用于靜電放電保護的應用時具有較高的崩潰電壓，因而便可簡化電路設計。舉例來說，當采用了高漏極電壓金屬氧化物半導體裝置時，其通常不需串連于特殊應用集成電路(ASIC)輸出端的電阻的使用。

一般而言，要于互補型金屬氧化物半導體集成電路中結合高漏極電壓金屬氧化物半導體裝置的使用需要額外且特殊的工藝。如此的特別工藝增加了集成電路制造程序的成本與困難度。因此，便需要具有較低成本與工藝困難度的其他工藝。

發明內容

有鑒于此，本發明提供了一種半導體結構及其形成方法，以解決上述現有技術問題。

依據一實施例，本發明提供了一種高漏極電壓的金屬氧化物半導體裝置的形成方法，包括下列步驟：

提供半導體襯底；形成具有第一導電型態的阱區；以及于該襯底內形成埋設阱區，該埋設阱區警位于該高漏極電壓的金屬氧化物半導體裝置的漏極側，其中該埋設阱區具有相反于該第一導電型態的第二導電型態。形成該埋設阱區的步驟，包括：同時摻雜該埋設阱區與核心標準金屬氧化物半導體裝置的阱區；以及同持摻雜該埋設阱區與輸出/輸入標準金屬氧化物半導體裝置的阱區，其中該核心標準金屬氧化物半導體裝置與該輸出/輸入標準金屬氧化物半導體裝置為第一導電型態。本方法還包括形成柵堆疊物的步驟，該柵堆疊物自該埋設阱區延伸至該阱區之上。

依據另一實施例，本發明提供了一種半導體結構的形成方法，包括下列步驟：

提供半導體襯底；以及形成高漏極電壓的金屬氧化物半導體裝置于該半導體襯底的表面上。

于一實施例中，上述形成該高漏極電壓的金屬氧化物半導體裝置于該半導體襯底的表面上的步驟，包括下列步驟：形成阱區，該阱區具有第一導電型態；形成埋設阱區于該半導體襯底內并位于該高漏極電壓的金屬氧化物半導體裝置的漏極側上，其中該埋設阱區具有與該第一導電性質相反的第二導電型態；以及形成柵堆疊物，其中該柵堆疊物自該高漏極電壓的金屬氧化物半導體裝置的該埋設阱區上延伸至該高漏極電壓的金屬氧化物半導體裝置的該阱區上。

于一實施例中，上述形成該埋設阱區的步驟包括下列步驟：同時摻雜該埋設阱區與核心標準金屬氧化物半導體裝置的阱區，其中該核心標準金屬氧化物半導體裝置具有該第一導電型態；以及同時摻雜該埋設阱區與輸出/輸入標準金屬氧化物半導體裝置的阱區，其中該輸出輸入標準金屬氧化物半導體裝置具有該第一導電型態。

依據又一實施例，本發明的半導體結構的形成方法，包括下列步驟：