[發明專利]半導體結構及其制造方法

有效

• 申請號: 200810091951.9
• 申請日: 2008-04-09
• 公開（公告）號: CN101373739A
• 公開（公告）日: 2009-02-25
• 發明（設計）人: 蔡永智;俞正明;趙治平;張智勝
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L21/8238
• 代理公司: 隆天國際知識產權代理有限公司
• 代理人: 陳晨;張浴月

1.一種半導體結構的形成方法，包括下列步驟：

提供半導體襯底；以及

形成高漏極電壓的金屬氧化物半導體裝置于該半導體襯底的表面上，包括下列步驟：

形成阱區，該阱區具有第一導電型態；

形成埋設阱區于該半導體襯底內并位于該高漏極電壓的金屬氧化物半導體裝置的漏極側，其中該埋設阱區具有與該第一導電性質相反的第二導電型態，其中形成該埋設阱區的步驟包括：

同時摻雜該埋設阱區與核心標準金屬氧化物半導體裝置的阱區，其中該核心標準金屬氧化物半導體裝置為該第一導電型態；以及

同時摻雜該埋設阱區與輸出/輸入標準金屬氧化物半導體裝置的阱區，其中該輸出輸入標準金屬氧化物半導體裝置為該第一導電型態；

以及

形成柵堆疊物，其中該柵堆疊物自該高漏極電壓的金屬氧化物半導體裝置的該埋設阱區上延伸至該高漏極電壓的金屬氧化物半導體裝置的該阱區上，其中該高漏極電壓的金屬氧化物半導體裝置為于相較于該核心標準金屬氧化物半導體裝置與該輸出輸入標準金屬氧化物半導體裝置為高的漏極電壓下操作。

2.如權利要求1所述的半導體結構的形成方法，其中該高漏極電壓的金屬氧化物半導體裝置為核心高漏極電壓的金屬氧化物半導體裝置。

3.如權利要求1所述的半導體結構的形成方法，其中該高漏極電壓的金屬氧化物半導體裝置為輸出/輸入高漏極電壓的金屬氧化物半導體裝置。

4.如權利要求1所述的半導體結構的形成方法，其中該高漏極電壓的金屬氧化物半導體裝置為高漏極電壓的P型金屬氧化物半導體裝置，該第一導電型態為N型，而該第二導電型態為P型。

5.如權利要求1所述的半導體結構的形成方法，其中該高漏極電壓的金屬氧化物半導體裝置為高漏極電壓的N型金屬氧化物半導體裝置，該第一導電型態為P型，而該第二導電型態為N型。

6.如權利要求1所述的半導體結構的形成方法，于形成該柵堆疊物之后還包括注入形成淺摻雜源極區的步驟，其中該淺摻雜源極區為注入從該核心標準金屬氧化物半導體裝置以及該輸出/輸入標準半導體裝置的金屬氧化物半導體裝置所具有的淺摻雜區步驟中之一時同時形成，而該高漏極電壓的金屬氧化物半導體裝置內并未形成有淺摻雜漏極區。

7.如權利要求1所述的半導體結構的形成方法，其中該高漏極電壓的金屬氧化物半導體裝置為高漏極電壓的P型金屬氧化物半導體裝置，而該高漏極電壓的金屬氧化物半導體裝置的該阱區較該高漏極電壓的金屬氧化物半導體裝置的該埋設阱區為深。

8.如權利要求1所述的半導體結構的制造方法，其中該高漏極電壓的金屬氧化物半導體裝置為高漏極電壓的N型金屬氧化物半導體裝置，其中該高漏極電壓的金屬氧化物半導體裝置的該阱區較該高漏極電壓的金屬氧化物半導體裝置的該埋設阱區為深。

9.一種半導體結構的形成方法，包括下列步驟：

提供半導體襯底，該半導體襯底具有第一區與第二區；以及

形成核心高漏極電壓的金屬氧化物半導體裝置于該半導體襯底的該第一區內與輸出或輸入高漏極電壓的金屬氧化物半導體裝置于該第二區內，包括下列步驟：

形成第一阱區于該第一區內；

形成第二阱區于該第二區內，其中該第一阱區與該第二阱區為第一導電型態；

形成第一埋設阱區，該第一埋設阱區僅位于該核心高漏極電壓的金屬氧化物半導體裝置的漏極側；以及

形成第二埋設阱區，該第二埋設阱區僅位于該輸出/輸入高漏極電壓的金屬氧化物半導體裝置的漏極側，其中該第一埋設阱區與該第二埋設阱區為相反于該第一導電型態的第二導電型態，而形成該第一埋入阱區與該第二埋入阱區包括下列步驟：

同時摻雜該第一埋設阱區與該第二埋設阱區與核心標準金屬氧化物半導體裝置的阱區，其中該核心標準金屬氧化物半導體裝置為第一導電型態；以及

同時摻雜該第一埋設阱區與該第二埋設阱區與輸出/輸入標準金屬氧化物半導體裝置的阱區，其中該輸出/輸入標準金屬氧化物半導體為該第一導電型態；

形成第一柵堆疊物，該第一柵堆疊物自該第一埋設阱區上延伸至該第一阱區上；以及

形成第二柵堆疊物，該第二柵堆疊物自該第二埋設阱區上延伸至該第二阱區上，其中該高漏極電壓的金屬氧化物半導體裝置為于相較于該核心標準金屬氧化物半導體裝置與該輸出輸入標準金屬氧化物半導體裝置為高的漏極電壓下操作。

10.如權利要求9所述的半導體裝置的制造方法，還包括下列步驟：

于形成該第一柵堆疊物后注入形成第一淺摻雜源極區；以及

于形成該第二柵堆疊物后注入形成第二淺摻雜源極區，其中該第一淺摻雜源極區與該第二淺摻雜源極區注入從該核心標準金屬氧化物半導體裝置或該輸出或輸入標準半導體裝置的金屬氧化物半導體裝置所具有的淺摻雜漏極步驟中之一且同時形成，而該高漏極電壓的金屬氧化物半導體裝置內以及該輸出/輸入高漏極電壓的金屬氧化物半導體裝置的漏極側并未形成有淺摻雜漏極區。