[發(fā)明專利]存儲器模塊以及存取存儲器模塊的方法

無效

• 申請?zhí)枺?/td>: 200810091101.9
• 申請日: 2008-04-02
• 公開（公告）號: CN101552029A
• 公開（公告）日: 2009-10-07
• 發(fā)明（設(shè)計）人: 葉志暉
• 申請（專利權(quán)）人: 南亞科技股份有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10;G11C5/02;G11C8/18
• 代理公司: 北京市柳沈律師事務(wù)所
• 代理人: 蒲邁文

技術(shù)領(lǐng)域

本發(fā)明有關(guān)一種存儲器模塊，尤指一種可以改善輸入信號的上升/下降時間以及增加建立/保持時間的存儲器模塊以及存取該存儲器模塊的方法。

背景技術(shù)

參考圖1，圖1為傳統(tǒng)雙列直插式存儲器模塊(Dual?In-line?Memory?Module，DIMM)100的示意圖。如圖1所示，雙列直插式存儲器模塊100包含有八個存儲器芯片110_1～110_8，其中每一個存儲器芯片均包含有29個輸入接腳。在雙列直插式存儲器模塊100的操作上，如圖1所示，29筆輸入信號是由一控制器120產(chǎn)生，并經(jīng)由輸入接腳(未示出)輸入至存儲器芯片110_1，之后再循序傳輸至存儲器芯片110_2、110_3、…、110_8，然而，后端的存儲器芯片(例如110_7、110_8)會因為前端存儲器芯片的等效RLC(電阻/電感/電容)信號衰減效應而造成輸入信號的上升時間(rising?time)以及下降時間(falling?time)增加，并導致輸入信號的建立時間(setup?time)以及保持時間(hold?time)的降低。參考圖2，圖2為圖1所示的存儲器芯片110_1～110_8的輸入信號的眼圖(eye?pattern)。如圖2所示，越后端的存儲器芯片，其眼寬(eye?width)W也越小，尤其是最后一個存儲器芯片110_8的眼寬為919皮秒(pico-second)，遠小于存儲器芯片110_1的眼寬(1057皮秒)，因此對于后端的存儲器芯片而言，在較高頻信號的建立時間(setup?time)可能不足而產(chǎn)生信號不穩(wěn)定的情況而造成數(shù)據(jù)判讀上容易產(chǎn)生錯誤。

發(fā)明內(nèi)容

因此本發(fā)明的目的之一在于提供一種可以改善輸入信號的上升/下降時間以及建立/保持時間的存儲器模塊以及存取存儲器模塊的方法，以解決上述的問題。

依據(jù)本發(fā)明的一個實施例，其公開一種存儲器模塊。該存儲器模塊包含有多個存儲器次模塊以及多組輸入接腳，其中每一個存儲器次模塊包含有多個存儲器芯片且該多個存儲器芯片串聯(lián)，此外，該多組輸入接腳分別耦接至該多個存儲器次模塊，用以接收相同的多個輸入信號，每一組輸入接腳用以將該多個輸入信號傳送至相對應的存儲器次模塊中，且每一組輸入接腳包含有二十九個輸入接腳，該二十九個輸入接腳分別用來接收兩個時鐘信號、十六個存儲器地址輸入信號、三個存儲體地址輸入信號、一芯片選擇信號、一行地址選通(row?address?strobe)信號、一列地址選通信號(column?addressstrobe)、一寫入使能(write?enable)信號、一內(nèi)部中斷電阻(on-die?termination)信號、一時鐘使能信號(CKE)、一校準信號(ZQ)以及一重置(reset)信號。

依據(jù)本發(fā)明的另一實施例，其公開一種存儲器模塊。該存儲器模塊包含有多個存儲器次模塊以及多組輸入接腳，其中每一個存儲器次模塊包含有多個存儲器芯片且該多個存儲器芯片串聯(lián)，此外，該多組輸入接腳分別耦接至該多個存儲器次模塊，用以接收相同的多個輸入信號，每一組輸入接腳用以將該多個輸入信號傳送至相對應的存儲器次模塊中，且每一組輸入接腳包含有至少十九個輸入接腳，該至少十九個輸入接腳分別用來接收至少六個行地址信號、至少五個列地址信號、一行地址芯片選擇信號、一列地址芯片選擇信號、兩個時鐘信號、一內(nèi)部中斷電阻信號、一時鐘使能信號、一校準信號以及一重置信號。

依據(jù)本發(fā)明的另一實施例，其公開一種存取存儲器模塊的方法。該方法包含有：于該存儲器模塊設(shè)置多個存儲器次模塊，其中每一個存儲器次模塊包含有多個存儲器芯片且該多個存儲器芯片串聯(lián)；于該存儲器模塊設(shè)置多組輸入接腳，用以接收相同的多個輸入信號；以及傳送該多個輸入信號至相對應的存儲器次模塊中，其中該多個輸入信號包含有兩個時鐘信號、十六個存儲器地址輸入信號、三個存儲體地址輸入信號、一芯片選擇信號、一行地址選通信號、一列地址選通信號、一寫入使能信號、一內(nèi)部中斷電阻信號、一時鐘使能信號、一校準信號(CKE)以及一重置信號。

依據(jù)本發(fā)明的另一實施例，其公開一種存取存儲器模塊的方法。該方法包含有：于該存儲器模塊設(shè)置多個存儲器次模塊，其中每一個存儲器次模塊包含有多個存儲器芯片且該多個存儲器芯片串聯(lián)；于該存儲器模塊設(shè)置多組輸入接腳，用以接收相同的多個輸入信號；以及傳送該多個輸入信號至相對應的存儲器次模塊中，其中該多個輸入信號包含有至少六個行地址信號、至少五個列地址信號、一行地址芯片選擇信號、一列地址芯片選擇信號、兩個時鐘信號、一內(nèi)部中斷電阻信號、一時鐘使能信號(CKE)、一校準信號以及一重置信號。