[發明專利]半導體器件和數據處理系統

無效

• 申請號: 200810091075.X
• 申請日: 2008-04-16
• 公開（公告）號: CN101290805A
• 公開（公告）日: 2008-10-22
• 發明（設計）人: 齋藤達也;山崎樞;鈴木巖;備后武士;堀江啟一
• 申請（專利權）人: 株式會社瑞薩科技
• 主分類號: G11C29/12
• 分類號: G11C29/12;G11C29/18
• 代理公司: 北京市金杜律師事務所
• 代理人: 王茂華

1.一種半導體器件，包括：

存儲器接口，能夠連接到外部存儲器；

處理單元，用于執行數據處理，包括基于所述外部存儲器的數據的數據處理；

內置自測電路，用于生成用于測試所述外部存儲器的測試信號；

多路復用器，用于可切換地將所述處理單元或所述內置自測電路連接到所述存儲器接口；以及

端子，向其輸入用于指示所述多路復用器在所述處理單元和所述內置自測電路之間切換的信號。

2.根據權利要求1所述的半導體器件，其中所述端子通過符合IEEE?1149.1的TAP控制器連接到所述多路復用器以控制所述內置自測電路并參考測試結果。

3.根據權利要求2所述的半導體器件，其中所述端子通過所述TAP控制器連接到所述內置自測電路。

4.根據權利要求3所述的半導體器件，

其中所述處理單元包括可以是針對所述外部存儲器的訪問請求實體的邏輯電路以及用于響應于來自所述邏輯電路的訪問請求來控制所述外部存儲器的存儲器控制器，以及

其中所述內置自測電路根據通過所述TAP控制器輸入的指令可編程地生成用于存儲器測試的地址、數據和命令，并通過所述存儲器接口輸出它們，并且可以將從所述外部存儲器讀取的數據與預期數據進行比較。

5.根據權利要求1所述的半導體器件，其中在所述多路復用器連接到所述內置自測電路的情況下，在指示到所述外部存儲器的命令有效的命令輸入使能之前，使能地址選通信號，并為通過所述存儲器接口的輸出建立地址信號。

6.根據權利要求5所述的半導體器件，其中所述內置自測電路使能行地址選通信號并在行地址命令輸入使能之前建立行地址信號，以及使能列地址選通信號并在列地址命令輸入使能之前建立列地址信號。

7.根據權利要求5所述的半導體器件，

其中所述接口具有多對命令輸入使能信號和時鐘使能信號的輸出端子，選擇性地使所述多對命令輸入使能信號和時鐘使能信號連同地址、數據和數據選通信號一起有效，以及

其中選擇性地使多個外部存儲器可操作，所述外部存儲器共同地接收地址、數據和數據選通信號。

8.根據權利要求7所述的半導體器件，其中所述內置自測電路可以選擇高電平或低電平作為時鐘使能信號的初始值。

9.根據權利要求1所述的半導體器件，

其中所述內置自測電路包括多個命令表，用于根據所述外部存儲器的規范將預定命令集的命令轉換為存儲器命令集的命令，以及

其中所述多路復用器可以根據從命令表輸出的選擇信號選擇命令表的輸出。

10.根據權利要求3所述的半導體器件，其中所述內置自測電路包括比較確定電路，用于將從所述外部存儲器讀取的數據與通過所述TAP控制器讀取的預期數據進行比較，以及連續改寫存儲關于失配的比較確定結果的存儲器訪問信息，直到比較確定結果的失配數量達到指定數量。

11.根據權利要求4所述的半導體器件，其中所述內置自測電路包括：比較電路，用于將從所述外部存儲器讀取的數據與通過所述TAP控制器讀取的預期數據進行比較；以及輸入選擇電路，用于允許預期數據被選擇性地輸入到所述比較電路的讀取數據輸入端子和預期數據輸入端子二者。

12.根據權利要求1所述的半導體器件，其中所述內置自測電路可編程地生成和輸出用于測試所述外部存儲器的地址、數據和命令，并且可以生成和輸出偽隨機數作為用于測試所述外部存儲器的地址和數據。

13.根據權利要求1所述的半導體器件，其中所述存儲器接口可以通過設置在所述半導體器件外部的布線連接到所述外部存儲器。

14.根據權利要求13所述的半導體器件，其中所述存儲器接口可以連接到作為所述外部存儲器的時鐘同步類型DRAM，用于同步于時鐘信號的上升沿和下降沿來與外部執行數據輸入/輸出操作。