[發明專利]減小低功率模式中的泄漏功率

有效

• 申請號: 200810090929.2
• 申請日: 2008-03-28
• 公開（公告）號: CN101277107A
• 公開（公告）日: 2008-10-01
• 發明（設計）人: D·W·弗林
• 申請（專利權）人: ARM有限公司
• 主分類號: H03K19/00
• 分類號: H03K19/00;G06F1/32
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 曾祥夌;張志醒

1.一種順序電路，包括數據輸入端、數據輸出端、時鐘信號輸入端和鉗制信號輸入端；

所述順序電路設置成響應在所述時鐘信號輸入端接收的時鐘信號而使在所述數據輸入端接收的數據信號被時鐘輸入所述順序電路，并響應所述時鐘信號而從所述順序電路的所述數據輸出端輸出數據信號；以及

所述順序電路響應所述鉗制信號輸入端上的預定值而轉換到低功率模式，并在保持所述電路中的所述順序狀態的同時將所述數據輸出端設置為強制值，所述強制值選擇成減小來自設置成接收所述輸出數據信號的組合電路的泄漏功率。

2.如權利要求1所述的順序電路，其中，所述順序電路設置成在所述低功率模式中不在所述時鐘信號輸入端接收時鐘信號。

3.如權利要求1所述的順序電路，其中，所述順序電路包括鎖存器和寄存器這兩者中的至少一個。

4.如權利要求1所述的順序電路，其中，所述順序電路包括存儲器或寄存器文件。

5.如權利要求1所述的順序電路，其中，所述順序電路包括多個數據輸入端和多個數據輸出端，所述順序電路設置成響應所述鉗制信號輸入端上的所述預定值而將所述多個數據輸出端鉗制到多個值，所述多個值選擇成減小來自設置成接收所述多個數據輸出值的組合電路的泄漏功率。

6.如權利要求5所述的順序電路，其中，將所述多個數據輸出端均鉗制到低值。

7.如權利要求5所述的順序電路，其中，將所述多個數據輸出端均鉗制到高值。

8.如權利要求5所述的順序電路，所述順序電路包括設置在所述順序電路中的數據存儲裝置與所述數據輸出端之間的至少一個門電路，所述至少一個門電路可用于在一個輸入端接收所述數據存儲裝置中存儲的值，并在另一個輸入端接收所述鉗制信號輸入，以及可用于響應沒有預定值的所述鉗制信號輸入而輸出所存儲的值，并響應具有所述預定值的所述鉗制信號輸入而輸出所述強制值。

9.如權利要求5所述的順序電路，包括可用于存儲數據向量的數據存儲裝置，所述順序電路可用于響應所述鉗制信號輸入端上的所述預定值而在所述多個數據輸出端輸出所述數據向量。

10.如權利要求1所述的順序電路，其中，所述順序電路包括具有保持電路和功能通路鎖存器電路的保持寄存器或鎖存器電路，所述保持電路設置成響應保持信號的變化沿而接收和保持來自所述功能通路鎖存器電路的數據信號，并響應所述保持信號的不同變化沿而將所述數據信號輸出到所述功能通路鎖存器電路，所述保持信號在所述鉗制信號輸入端接收。

11.如權利要求1所述的順序電路，其中，所述順序電路包括補充數據輸出端，所述順序電路可用于響應所述鉗制信號輸入端上的所述預定值而鉗制所述補充數據輸出端上的相同輸出值。

12.如權利要求1所述的順序電路，其中，所述順序電路包括至少一個睡眠信號輸入端，所述順序電路設置成響應接收到第一睡眠信號而斷開所述時鐘信號并將所述數據輸出端鉗制到所述強制值。

13.一種包括至少兩個單元的單元庫，第一單元包括如權利要求1所述的順序電路，其中所述數據輸出端強制值為高值，以及第二單元包括如權利要求1所述的順序電路，其中所述數據輸出端強制值為低值，所述第一和第二單元具有相同的覆蓋面積。

14.一種包括四個單元的單元庫，各單元包括如權利要求1所述的順序電路，所述四個單元各具有兩個補充數據輸出端，第一單元具有對于所述輸出端和補充輸出端為高值的強制值，第二單元具有對于所述輸出端和補充輸出端為低值的強制值，第三單元具有對于所述輸出端為低值而對于所述補充輸出端為高值的強制值，以及第四單元具有對于所述輸出端為高值而對于所述補充輸出端為低值的強制值，其中所述四個單元具有相同的覆蓋面積。

15.一種包括多個宏單元的單元庫，各個宏單元包括如權利要求5所述的電路，所述宏單元的每一個包括其多個輸出端上不同的多個強制值，并且所述宏單元的每一個具有相同的覆蓋面積。

16.一種包括多個電路單元的集成電路，所述電路單元的至少一部分包括如權利要求1所述的順序電路。

17.一種在多個順序電路單元的暫停狀態中減小泄漏功率的方法，所述多個順序電路單元均響應時鐘信號而接收并向組合電路輸出數據信號，所述方法包括：

分析所述順序電路單元和組合電路，以便確定在所述組合電路中提供低泄漏功率的優選數據輸出信號；

為所述順序電路單元提供鉗制信號輸入端；

選擇響應其相應鉗制信號輸入端上的預定值而輸出所述優選數據輸出信號的所述順序電路單元的組合；

在所述順序電路單元的暫停期間在所述順序電路單元的組合的所述鉗制信號輸入端上提供所述預定值；

響應在所述鉗制信號輸入端接收到所述預定值，而從所述順序電路單元輸出所述優選數據輸出信號。