[發明專利]半導體存儲器裝置及其控制方法

無效

• 申請號: 200810090576.6
• 申請日: 2008-04-03
• 公開（公告）號: CN101281782A
• 公開（公告）日: 2008-10-08
• 發明（設計）人: 外村寧子;片桐誠志;藤幸雄
• 申請（專利權）人: 爾必達存儲器株式會社
• 主分類號: G11C7/08
• 分類號: G11C7/08
• 代理公司: 中原信達知識產權代理有限責任公司
• 代理人: 孫志湧;陸錦華

技術領域

本發明涉及一種半導體存儲器裝置及其控制方法，并且，更具體地，涉及一種具有能夠執行無破壞讀出的存儲單元的半導體存儲器裝置，以及所述半導體存儲器裝置的控制方法。

背景技術

當前，可用的半導體存儲器裝置有很多種。在各種類型的半導體存儲器中，DRAM(動態隨機存取存儲器)得到廣泛應用。許多DRAM都是同步型的，其使用時鐘信號同步地輸入和輸出數據，并能夠在大約7納秒的周期內執行隨機存取。

然而，DRAM是易失性存儲器，當電源被切斷時，存儲在DRAM中的數據會丟失。因此，DRAM不適合于長期存儲程序和檔案數據。在電源連通期間，必須進行定期的刷新操作以防止所存儲的數據丟失。因此，在降低能耗方面存在著局限性，并且必須使用控制器進行復雜的控制。

閃速存儲器被公認為是一種大容量的非易失性半導體存儲器。然而，閃速存儲器需要較大的電流來寫入數據或刪除數據。此外，閃速存儲器還具有這樣的缺點：與DRAM相比，寫入時間和刪除時間很長。因此，使用閃速存儲器作為主存儲器是不合適的。盡管還提出了諸如MRAM(磁阻隨機存取存儲器)和FRAM(鐵電隨機存取存儲器)等其它非易失性存儲器，但是從這些非易失性存儲器中很難獲得與DRAM相等的存儲容量。

另一方面，已經提出了使用相變材料作為記錄材料的PRAM(相變隨機存取存儲器)作為替代RRAM的半導體存儲器(見日本專利申請特開No.2006-24355、2005-158199、2006-31795和2006-294181)。PRAM根據包括在記錄層中的相變材料的相態存儲數據。也就是，因為相變材料在晶相中的阻抗和非晶相中的阻抗之間具有較大的差別，所以所述相變材料能夠利用這種差別存儲數據。

通過向相變材料傳輸寫入電流、從而加熱所述相變材料這種方式可以改變相態。另一方面，通過向所述相變材料傳輸讀出電流并測量其阻抗值而執行數據的讀出。將讀出電流設置為比所述寫入電流充分小的值以避免產生相變。因此，與DRAM不同，PRAM能夠執行非易失性讀出。因為如果不施加較高的熱量所述相變材料的相態不會改變，所以即使當電源被切斷時也不會丟失數據。

因為DRAM是電壓讀出型的半導體存儲器裝置，所以通過放大由讀出放大器在一對位線中生成的電位差而進行數據的讀出。另一方面，因為PRAM是電流讀出型的半導體存儲器裝置，在數據的讀出期間，必須通過向所述存儲單元傳輸讀出電流將保存內容轉換為電位差，進而放大所述電位差。

因此PRAM的讀出放大器的電路規模不可避免地遠大于DRAM的讀出放大器的電路規模。從而，在PRAM中，如同在DRAM中那樣為每個位線提供讀出放大器是不合理的。因此，必須使多條位線共享一個讀出放大器。更實際地，為多個單元陣列布置一個讀出放大器被認為是合理的。

然而，當多條位線共享一個讀出放大器時，從所述讀出放大器的角度，位線的電容變得很大，這就出現了讀出操作需要很長時間的問題。因此，數據的讀出周期實際比DRAM的要長，從而不能保持PRAM和DRAM之間的兼容性。

這個問題不僅出現在PRAM中，而且同樣也出現在需要長時間讀出操作的其它類型的半導體裝置中。

發明內容

因此本發明的目的是提供能夠高速讀出數據的半導體存儲器裝置及其控制方法。

本發明的另一目的是提供一種半導體存儲器裝置，在所述半導體存儲器裝置中，多條位線共享一個讀出放大器，并且所述半導體存儲器裝置能夠高速讀出數據，以及提供一種所述半導體存儲器裝置的控制方法。

本發明的又一目的是提供一種具有存儲單元的半導體存儲器裝置，所述半導體存儲器裝置能夠執行無破壞讀出，并能夠高速讀出數據，以及提供一種所述半導體存儲器裝置的控制方法。

本發明的上述和其它目的通過一半導體存儲器裝置實現，所述半導體存儲器裝置包括：多個非破壞性可讀存儲單元；連接到所述多個存儲單元的位線；分配給所述位線的第一和第二讀出放大器，所述第一和第二讀出放大器包括將存儲在所述存儲單元中的內容轉換成電位差的轉換電路和放大所述電位差的放大電路；以及控制電路，所述控制電路在所述第一讀出放大器的所述放大電路執行放大操作期間使所述第二讀出放大器的所述轉換電路執行轉換操作。