[發明專利]半導體裝置

有效

• 申請號: 200810088351.7
• 申請日: 2008-03-27
• 公開（公告）號: CN101308853A
• 公開（公告）日: 2008-11-19
• 發明（設計）人: 棚田好文
• 申請（專利權）人: 株式會社半導體能源研究所
• 主分類號: H01L27/12
• 分類號: H01L27/12
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 沈昭坤

技術領域

本發明涉及在具有絕緣表面的襯底上具有晶體管的半導體裝置及其制造方法。

背景技術

目前正在開發使用被稱為絕緣體上硅片(下面也稱為SOI)的半導體襯底的集成電路，該半導體襯底在絕緣表面上設置有較薄的單晶半導體層而代替將單晶半導體錠切成薄片來制造的硅片。使用SOI襯底的集成電路因為使晶體管的漏極和襯底之間的寄生電容降低，并且提高半導體集成電路的性能而引人注目。

作為制造SOI襯底的方法，已知氫離子注入剝離法(例如參照專利文件1)。在氫離子注入剝離法中，通過將氫離子注入到硅片中，在離其表面有預定的深度的區域中形成微小氣泡層，并且以該微小氣泡層為分離面，而對另外硅片貼附較薄的硅層(半導體層)來接合。除了進行剝離半導體層的熱處理，還需要通過在氧化性氣氛下的熱處理來在半導體層形成氧化膜，然后去除該氧化膜，其次在1000℃至1300℃的還原性氣氛下進行熱處理來提高接合強度。

另一方面，公開了在絕緣襯底如高耐熱性玻璃等上設置有單晶硅層的半導體裝置(例如參照專利文件2)。在該半導體裝置中，使用絕緣硅膜保護應變點為750℃以上的結晶玻璃的整個表面，并且將通過氫離子注入剝離法而得到的單晶硅層固定于該絕緣硅膜上。

在將通過上述方法而得到了的半導體層用作激活層來制造晶體管的情況下，與在硅片上制造MOS晶體管的情況相比，具有如不發生閂鎖效應(latch-up?phenomenon)等優點，并且與將形成在絕緣襯底上的多晶硅層用作激活層來制造薄膜晶體管(TFT)的情況相比，還具有如完成了的元件的電特性極為優良等優點。

[專利文件1]日本專利申請公開2000-124092號公報

[專利文件2]日本專利申請公開平11-163363號公報

當使用硅片或設置在絕緣襯底上的薄膜半導體層制造晶體管來構成集成電路時，有可能隨著該集成電路的大規模化和多功能化，根據各個晶體管所構成的電路的用途，對晶體管要求的特性不同。例如，一方面存在被要求高速工作和低電壓工作的電路，而另一方面存在被要求當施加高電壓時的充分可靠性的電路。雖然為了將這種電路群形成在同一襯底上，而需要制造具有最適合于每個用途的特性的晶體管，但是如上所述那樣的特性一般很容易成為二律背反(trade-off)的關系，因此難以同時滿足這兩者。

此外，在使用SOI襯底制造半導體裝置的情況下，由于作為成為支撐的襯底使用硅片，所以其成本高，并且半導體裝置的大面積化有限制。

發明內容

鑒于上述問題，本發明的目的在于提供一種半導體裝置的結構及其制造方法，其中在設置在同一襯底上的電路群中，形成被要求高速工作和低電壓工作的電路與被要求當施加高電壓時的充分的可靠性的電路。

為了解決上述問題，本發明采用如下方法。

在半導體裝置中，在同一襯底上具有多種包括從單晶半導體襯底分離且接合的厚度不同的單晶半導體層的晶體管。使被要求高速工作的晶體管的單晶半導體層的厚度比被要求對電壓的高耐壓性的晶體管的單晶半導體層的厚度薄。此外，關于柵極絕緣層的厚度，被要求高速工作的晶體管優選比被要求高耐壓性的晶體管薄。

例如，當準備多個不同的硅片，并且對該硅片的每一個進行氫離子照射來形成分離面時，通過控制所瞄準的深度而得到厚度不同的多個半導體層，然后將這些多個半導體層貼附到另行準備的同一支撐襯底上。這些具有不同厚度的半導體層的每一個根據后面形成的電路的用途、工作條件而被選擇，來用于形成晶體管的激活層或電阻元件，或者用于通過與絕緣膜、導電膜組合來形成電容元件等。

在厚度薄的半導體層中，例如通過表面自然氧化而形成厚度薄的柵極絕緣膜，主要優選用于形成構成被要求高速工作、低電壓工作的電路的晶體管，形成高電阻元件，或者將厚度薄的柵極絕緣膜用作絕緣層且與其他導電膜組合來有效地形成電容元件等。

另一方面，在厚度厚的半導體層中，由于例如可以通過表面自然氧化而形成厚度厚的柵極絕緣膜，或者還可以形成厚度厚的激活層，所以優選用于形成構成被要求當施加高電壓時的高工作可靠性的電路的晶體管等。

因此，根據本發明可以制造耗電量低且給予有高可靠性的半導體裝置。

本發明的半導體裝置的一個方式包括設置在具有絕緣表面的支撐襯底上的第一電路群和第二電路群，其中第一電路群包括具有第一單晶半導體層和第一柵極絕緣層的第一晶體管，第二電路群包括具有第二單晶半導體層和第二柵極絕緣層的第二晶體管，第一單晶半導體層和第二單晶半導體層分別隔著絕緣層設置在具有絕緣表面的支撐襯底上，第一單晶半導體層的厚度比第二單晶半導體層的厚度薄。