[發(fā)明專利]半導(dǎo)體可變電容器及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 200810087413.2
• 申請(qǐng)日: 2008-03-27
• 公開（公告）號(hào): CN101276846A
• 公開（公告）日: 2008-10-01
• 發(fā)明（設(shè)計(jì)）人: 二木俊郎
• 申請(qǐng)（專利權(quán)）人: 富士通株式會(huì)社
• 主分類號(hào): H01L29/94
• 分類號(hào): H01L29/94;H01L29/78;H01L21/02;H01L21/336
• 代理公司: 隆天國際知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 張龍哺;馮志云

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體可變電容器及其制造方法，更具體地，涉及一種包括載流子移除端子的半導(dǎo)體可變電容器及制造這種半導(dǎo)體可變電容器的方法，其中在施加反向偏置時(shí)，該載流子移除端子提取在柵極絕緣層之下形成的反向?qū)又懈猩妮d流子。

背景技術(shù)

半導(dǎo)體可變電容器包含在半導(dǎo)體集成電路中，作為振蕩頻率控制器件，如壓控振蕩器(VOC)。半導(dǎo)體可變電容器是結(jié)電容器、反向模式MOS電容器、累積模式MOS電容器等。近年來隨著信令速度的提高，高頻特性好的累積模式MOS電容器正越來越多的用作半導(dǎo)體可變電容器。

圖23是剖面視圖，示出傳統(tǒng)累積模式MOS型半導(dǎo)體可變電容器的結(jié)構(gòu)。

在半導(dǎo)體襯底100中，形成用于定義有源區(qū)的器件隔離膜102。在半導(dǎo)體襯底100的有源區(qū)中，形成n阱104。在有源區(qū)104中的半導(dǎo)體器件上，形成柵極108，其中，在該半導(dǎo)體器件與該柵極108之間，插置有柵極絕緣膜106。在柵極108兩側(cè)的有源區(qū)中，形成n型源極區(qū)110和n型漏極區(qū)112。

圖23所示的半導(dǎo)體可變電容器具有與常用NMOS晶體管相似的結(jié)構(gòu)，只是其特征在于非形成在p阱中，而是形成在n阱中。源極區(qū)110和漏極區(qū)112相互電連接，并用作柵極108和源極/漏極區(qū)110、112的兩端子元件。

當(dāng)施加正電壓至柵極108時(shí)，在半導(dǎo)體襯底100的上表面中形成電子累積層，并且柵極108與源極/漏極區(qū)110、112之間的電容增大。常用NMOS晶體管的結(jié)構(gòu)(反向模式MOS電容器，其中在半導(dǎo)體襯底的上表面中，形成電子反向?qū)?具有等于累積模式下的電容值，但具有差于累積模式下的高溝道電阻和高頻特性。當(dāng)施加負(fù)電壓至柵極108時(shí)，耗盡層在半導(dǎo)體襯底100的表面中擴(kuò)展，柵極108與源極/漏極區(qū)110、112之間的電容變小。

圖24A和24B示出在3.3V晶體管的工藝條件下制備的累積模式MOS電容型半導(dǎo)體可變電容器的C-V特性。圖24A示出施加電壓的所有掃描范圍的特性，圖24B放大了負(fù)電壓側(cè)的特性。在圖24A和24B中，符號(hào)■表示電壓從負(fù)向側(cè)掃描到正向側(cè)的情況，符號(hào)▲表示電壓從正向側(cè)掃描到負(fù)向側(cè)的情況。

如圖24B所示，在柵極電壓不大于-1V的區(qū)域中，電容值依據(jù)掃描模式而變。也就是說，當(dāng)柵極電壓從負(fù)向掃描到正向時(shí)，電容值趨向于略大，當(dāng)柵極電壓從正向掃描到負(fù)向時(shí)，電容值趨向于略小。這是因?yàn)椋诎雽?dǎo)體襯底的上表面中形成空穴反向?qū)印?/p>

圖25是當(dāng)負(fù)電壓施加到柵極并且在半導(dǎo)體襯底的上表面中形成空穴反向?qū)訒r(shí)的能帶圖。由于這些空穴沒有連接端子，即使改變柵極電壓，空穴濃度也不會(huì)瞬時(shí)改變。通過電子和空穴的產(chǎn)生以及自發(fā)的復(fù)合(recombination)，空穴濃度幾秒鐘或幾分鐘緩慢改變。當(dāng)空穴濃度較低時(shí)，n阱的耗盡層擴(kuò)展，電容減小；當(dāng)空穴濃度較高時(shí)，n阱的耗盡層縮減，電容增大，從而電容值對(duì)應(yīng)于空穴濃度緩慢改變。因而，取決于施加到柵極的電壓的歷史，電容值具有不確定分量，其大小甚至是如圖24B所示的電容值的5-10％左右。通過半導(dǎo)體可變電容器的電容值確定VCO的振蕩頻率，不確定的電容分量對(duì)于電路設(shè)計(jì)來說是個(gè)較大問題。

作為解決這種問題的手段，提出設(shè)置用于去除空穴的端子。

圖26是示出包含用于去除空穴的端子的半導(dǎo)體可變電容器的結(jié)構(gòu)剖面視圖。

在p型半導(dǎo)體襯底100中，形成n阱104。在半導(dǎo)體襯底100的形成有n阱104的區(qū)域中，形成柵極108，其中柵極絕緣膜106插置在該區(qū)域和柵極108之間。在柵極108兩側(cè)的半導(dǎo)體襯底100中，形成p型源極區(qū)110和p型漏極區(qū)112。在n阱104中，形成n型接觸區(qū)114。在半導(dǎo)體襯底100中，形成p型接觸區(qū)116。

圖26所示的半導(dǎo)體可變電容器具有與常用PMOS晶體管相同的結(jié)構(gòu)，并且采用包含柵極108/柵極絕緣膜106/n阱104的電容器作為可變電容器，采用源極/漏極區(qū)110、112作為空穴移除端子。

但是在圖26所示的傳統(tǒng)半導(dǎo)體可變電容器中，當(dāng)通過施加正電壓到柵極108而在半導(dǎo)體襯底100的表面中形成電子累積層時(shí)，由于n型接觸區(qū)114遠(yuǎn)離電子累積層，寄生電阻變大，高頻特性變差。

在這種結(jié)構(gòu)中，在常用處理中的多晶硅柵極108中注入p型摻雜劑，形成p⁺多晶硅/柵極絕緣膜/n阱的結(jié)構(gòu)。因而為了形成電子累積層，相比常見的n⁺多晶硅/柵極絕緣膜/n阱的結(jié)構(gòu)，必須施加相對(duì)較高的電壓到柵極108。

發(fā)明內(nèi)容