[發明專利]芯片承載器及其芯片封裝結構

無效

• 申請號: 200810086407.5
• 申請日: 2008-03-13
• 公開（公告）號: CN101533820A
• 公開（公告）日: 2009-09-16
• 發明（設計）人: 李明勛;呂育佑
• 申請（專利權）人: 南茂科技股份有限公司;百慕達南茂科技股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L23/544
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 任永武

技術領域

本發明是關于一種芯片承載器及其芯片封裝結構，特別是關于一種功能測試用芯片承載器及其芯片封裝結構。

背景技術

隨著半導體相關技術的快速發展，含有高效能芯片的各種電子產品已經成為現代人生活中不可或缺的輔助工具。此外，隨著芯片的功能或速度增加，其內含的電路越形復雜，而其外接的引腳(lead)或導線(wire)的數量也需要大量增加。然而，由于多數電子產品本身或其零組件的體積或尺寸有輕薄化或微型化的趨勢，芯片體積也隨之縮小，因此其外接的引腳或導線也必須更細，并且更緊密地排列。目前，為了確保芯片與引腳或導線的正常導通，并保護芯片以防止其因為碰撞或拉扯等外力造成損傷，常透過封裝的方式來達到前述目的。

于先前技術中，芯片主要可通過打線接合(wire?bonding，WB)技術、覆晶接合(flip?chip，FC)技術或是卷帶自動接合(tape?automated?bonding，TAB)技術與芯片承載器(carrier)電性連接。由于卷帶自動接合技術具有：能在可撓性基材層上直接進行電性測試；能夠利用可撓性基材層完成電子組件的立體組裝；以及能夠制造薄型、可動態連結及具可撓曲性的芯片封裝體等優點，因此已被廣泛應用于個人計算機、液晶顯示器/電視、存儲卡等電子產品的芯片的封裝。

于先前技術中，卷帶自動接合芯片封裝結構主要包含芯片承載器以及芯片本身。特別地，芯片承載器主要包含可撓性基材層、數個測試墊(test?pad)以及數根引腳。可撓性基材層是一卷帶式軟性基板，這些測試墊以及這些引腳形成于可撓性基材層的一表面上，并且為電性連接。芯片則具有多個導電凸塊(bump)，其可通過內引腳接合(Inner?Lead?Bonding，ILB)工序承載于可撓性基材層上，致使每一導電凸塊對應并且電性連接至其中的一引腳。

于已知卷帶自動接合封裝技術中，若要測試芯片的功能，通常會使用功能測試用芯片承載器來承載待測芯片。功能測試用芯片承載器通常包含多個測試墊以及數根引腳，并且這些引腳與這些測試墊是電性連接。目前業界主要使用三種具有不同標準寬度尺寸(分別為：35、48及70mm)的功能測試用芯片承載器。并且，各種寬度的功能測試用芯片承載器有其相對應的插入腳座(socket)，插入腳座上已安裝好對應的探針。目前所使用的插入腳座通常是標準規格，因此目前的功能測試用芯片承載器上的測試墊的數量、尺寸、位置及排列方式也多是固定的。

進一步，待測芯片可通過如前述的內引腳接合制程接合于功能測試用芯片承載器上，致使每一導電凸塊對應并且電性連接至其中的一引腳。接著，再將承載該待測芯片的功能測試用芯片承載器安置于插入腳座內，并通過測試探針接觸各對應測試墊以測試芯片各功能是否正常。

請參見圖1，圖1為現有技術中的功能測試用芯片承載器的示意圖。如圖1所示，已知的功能測試用芯片承載器7包含一可撓性基材層70以及多根引腳74?？蓳闲曰膶?0上形成有功能區702、位于功能區702內的芯片接合區704以及四個測試墊區72，這些測試墊區72圍繞設置于功能區702的周圍，并且多個測試墊722相鄰排列于這些測試墊區72內。這些引腳74則分別由芯片接合區704內延伸至這些測試墊區72內，并且對應連接這些測試墊722中之一。

然而，由于芯片所包含的功能越來越多，因此芯片端口端(I/0)密度也必須提高，若芯片的I/0數量超過測試墊數量時，只能選擇性地測試某些功能。因此，如何在適用既有標準化插入腳座且不增加制造成本及設計復雜度的前提下增加測試墊的數目，以應付越來越多的I/0數量，便成為相關領域中所欲解決的問題之一。

發明內容

本發明的目的在于提供一種芯片承載器，特別是關于一種功能測試用芯片承載器，可在適用既有標準化插入腳座且不增加制造成本及設計復雜度的前提下增加測試墊的數目。

根據本發明一方面提供一種芯片承載器，該芯片承載器包含一可撓性基材層、多根第一引腳、多根第二引腳、多個第一測試墊以及多個第二測試墊。

該可撓性基材層形成有一功能區、位于該功能區內的一芯片接合區、至少二第一測試墊區以及至少一第二測試墊區。第一測試墊區設置于功能區的二相對側邊，并且這些第一測試墊相鄰排列于該第一測試墊區內。這些第一引腳，分別由該芯片接合區內延伸至該第一測試墊區內，并且對應連接這些第一測試墊中之一。