[發明專利]半導體裝置

有效

• 申請號: 200810086241.7
• 申請日: 2008-03-24
• 公開（公告）號: CN101477978A
• 公開（公告）日: 2009-07-08
• 發明（設計）人: 蔡方文;王冠程;林耕竹;林志隆;鄭雙銘
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/532
• 分類號: H01L23/532;H01L23/522
• 代理公司: 隆天國際知識產權代理有限公司
• 代理人: 陳 晨

技術領域

本發明涉及一種在半導體晶片上制作集成電路期間介電層的形成，特別涉及一種適用于先進內連線的超低介電常數介電膜層的形成。

背景技術

隨著半導體裝置密度增加，使電阻電容時間延遲(RC?delay)對于電路性能的影響逐漸增加。為了降低RC延遲效應，而將傳統介電材料改為低介電常數(1ow-k)介電材料，其介電常數低于二氧化硅(SiO₂)或4，以防止位于不同層位的金屬之間發生串音(cross-talk)并減少裝置電源消耗。低介電常數介電材料也包括一種超低介電常數(ELK)介電材料，其介電常數低于2.5?，F行的ELK介電材料之一為多孔性low-k材料，其對于次微米(sub-micron)技術或甚至是65納米(nm)、45納米或以下的技術的內層金屬介電(inter-metal?dielectric，IMD)層及內層介電(interlayer?dielectric，ILD)層特別有幫助。多孔性low-k介電材料是通過旋涂(spin-on)及化學氣相沉積(chemical?vapor?deposition，CVD)形成的或是通過自組裝(self-assembly)工藝形成的，通常需要在沉積工藝之后進行一道烘烤(curing)工藝。多孔性low-k介電材料可在短時間或較低溫度下進行紫外光烘烤(UV?curing)以取代熱烘烤或等離子體處理，無需進行前爐管烘烤(prior?furnace?curing)因而降低總熱預算，同時維持或降低介電常數。然而，在UV烘烤期間，多孔性low-k介電層(即，摻雜起孔洞劑(porogen)的SiCO膜層)只吸收約40％的UV光，60％的UV光穿透下方膜層。此導致UV烘烤效率降低而需要更長的烘烤時間及較低的每小時晶片產出量(wafer?per?hour，WPH)。UV穿透的問題也會降低下方膜層的附著性(即，蝕刻終止層與銅內連線之間的附著性)，而可能需要對ELK介電層及前段工藝(front-end?of?the?line，FEOL)裝置進行額外的烘烤工藝。

因此，有必要在集成電路制造技術中發展一種制造技術用以形成多孔性low-k介電層，其改善UV烘烤效率且排除UV穿透的問題。

發明內容

有鑒于此，本發明的目的在于提供一種應用于先進內連線的內層金屬介電層的超低介電常數介電膜層。超低介電常數介電膜層包括在相同UV光波長測量下具有不同折射率的雙膜層，以防止后續UV烘烤期間UV光穿透至下方膜層，進而提高UV烘烤效率并節省UV光的使用。

在一實施方式中，本發明提供一種半導體裝置，包括：一半導體襯底，形成于該半導體襯底上的一第一介電層，介電常數不大于2.5，以及形成于半導體襯底與第一介電層之間的一第二介電層，介電常數不大于2.5。第一介電層對于一既定波長下的紫外光具有一第一折射率，第二介電層對于該既定波長下的紫外光具有一第二折射率，且第一折射率大于第二折射率。

在另一實施方式中，本發明提供一種半導體裝置，包括：具有一導電區形成于內的一半導體襯底、形成于半導體襯底上的一蝕刻終止層、形成于蝕刻終止層上且介電常數不大于2.5的一第一ELK介電層、形成于蝕刻終止層與第一ELK介電層之間且介電常數不大于2.5的一第二ELK介電層、以及形成于第一ELK介電層及第二ELK介電層內且電性連接至該半導體襯底內的導電區的一雙鑲嵌結構。第一ELK介電層對于一既定波長下的紫外光具有一第一折射率，第二ELK介電層對于該既定波長下的紫外光具有一第二折射率，且第一折射率大于第二折射率。

在另一實施方式中，本發明提供一種半導體裝置，包括：具有一導電區形成于內的一半導體襯底、形成于半導體襯底上的一蝕刻終止層、形成于蝕刻終止層上且介電常數不大于2.5的一ELK介電層、形成于蝕刻終止層與ELK介電層之間的一氣隙、以及形成于ELK介電層及氣隙內且電性連接至導電區的一雙鑲嵌結構。ELK介電層的折射率大于1.0。

綜上所述，本發明提供一種應用于先進內連線的內層金屬介電層的超低介電常數介電膜層。超低介電常數介電膜層包括在相同UV光波長測量下具有不同折射率的雙膜層，以防止后續UV烘烤期間UV光穿透至下方膜層，進而提高UV烘烤效率并節省UV光的使用。

附圖說明

圖1至圖3繪示出一種多層位半導體裝置的集成電路制造剖面示意圖；以及

圖4繪示出另一實施例的用于先進內連線的一種ELK介電膜層剖面示意圖。

其中，附圖標記說明如下：

10～半導體襯底

12～導電區

14～蝕刻終止層