[發明專利]時鐘和數據恢復電路以及包括其的通信設備

無效

• 申請號: 200810085345.6
• 申請日: 2008-03-14
• 公開（公告）號: CN101267292A
• 公開（公告）日: 2008-09-17
• 發明（設計）人: 森脅勇
• 申請（專利權）人: 株式會社理光
• 主分類號: H04L7/033
• 分類號: H04L7/033;H03L7/099;H03L7/085;H03L7/093
• 代理公司: 北京市柳沈律師事務所
• 代理人: 錢大勇

1.一種時鐘和數據恢復電路，包括：

時鐘輸出單元，被配置為輸出N個相位時鐘，每一個相位時鐘具有彼此之間為時間T2的相位偏移，所述時間T2是通過將在給定頻率上接收機的參考時鐘的周期P1除以N而獲得的，其中N是等于或大于3的整數；

采樣單元，被配置為獲得每隔時間T2串行傳輸的采樣數據；

第一轉換單元，被配置為每周期P1將采樣數據轉換成第一N位的并行數據；

第二轉換單元，被配置為將第一N位的并行數據轉換成指示在采樣數據中的變化點的第二N位的并行數據；以及

數據輸出單元，被配置為使用第二N位的并行數據作為相位信息的輸入，并且輸出大致指示在采樣數據中的變化點的中央位置的第三N位的并行數據，

其中，在大致等于由第三N位的并行數據指示的中央位置的位置上的第一N位的并行數據的數據被確定為被恢復的數據。

2.如權利要求1所述的時鐘和數據恢復電路，

其中，所述第二轉換單元將第二N位的并行數據的模式數限制為N+2，并且數據輸出單元僅僅輸出第三N位的并行數據的N+2個模式。

3.如權利要求1所述的時鐘和數據恢復電路，

其中，所述數據輸出單元包括：數字PLL，被配置為使用第二N位的并行數據作為包括具有為時間T2的時間分辨率的相位信息的虛擬串行輸入，以及被配置為輸出以為時間T2的時間分辨率改變的虛擬串行輸出，

所述數字PLL包括：

相位比較器；

環路濾波器塊，被配置為控制PLL反饋；以及

VCO電路，等效于振蕩器，

所述VCO電路包括：

N個乘法器，被配置為分別將到VCO電路的輸入數據與1到N相乘；

N個第一加法器，被配置為將N個乘法器的輸出與第一反饋數據相加；

N個第一存儲器，被配置為存儲每個周期P1從第一加法器輸出的N個第一和，第一存儲器之一被配置為將存儲通過相加乘以N的值而獲得的第一和的數據的低m位施加于N個第一加法器作為第一反饋數據，m是整數；

N個第二加法器，被配置為將N個第一存儲器的每一輸出的m+1個位或更多位與第二反饋數據相加；和

第二存儲器，被配置為在每個周期P1存儲在從第二加法器輸出的N個第二和當中的、被施加存儲通過相加乘以N的值而獲得的第一和的數據的m+1個位或更多位的第二加法器的第二和，以及將所存儲的第二和施加到N個第二加法器作為第二反饋數據，

其中，在N個第一存儲器的輸出和N個第二加法器的輸出按照乘以1到N的乘法器輸出的連續順序排列到低位的情況下，以為時間T2的時間分辨率變化的虛擬串行輸出在下述時鐘邊沿輸出：當高于第一存儲器的輸出的第m位的一個位的數據與下一低位的數據不相同時的時鐘邊沿，以及當第二加法器的輸出取預定值的時鐘邊沿。

4.如權利要求3所述的時鐘和數據恢復電路，

其中，相位比較器包括：檢測單元，被配置為使用N個第二加法器的輸出作為具有為時間T2的時間分辨率的虛擬串行輸出，在每個周期P1檢測作為相位差數據的虛擬串行輸出和虛擬串行輸入之間的相位差，并且輸出所述相位差數據，以及

其中所述環路濾波器塊包括：

第一乘法器，被配置為在每個周期P1將檢測到的相位差數據與Ksys相乘，Ksys表示相位增益；

第二乘法器，被配置為在每個周期P1將檢測到的相位差數據與Kloop相乘，Kloop表示積分增益；

累加器，被配置為在每個周期P1累加乘以Kloop的相位差數據；

加法器，被配置為在每個周期P1將乘以Ksys的相位差數據和乘以Kloop的相位差數據的累加值相加，并且輸出和作為環路濾波器輸出，

其中，所述環路濾波器輸出被施加到VCO電路作為輸入數據以形成PLL反饋環路，并且每個周期P1，來自VCO電路的虛擬串行輸出被重新排列成N位的并行數據以充當第三N位的并行數據。

5.如權利要求4所述的時鐘和數據恢復電路，

其中累加器的初始值被設置為在虛擬串行輸出的周期P1處的值。

6.如權利要求4所述的時鐘和數據恢復電路，

其中，所述數字PLL還包括：限幅器，被配置為將所述累加器的輸出值設置為與在發送機上的參考時鐘和接收機上的參考時鐘之間的頻率差的幾倍對應的虛擬串行輸出的輸出值，所述發送機和接收機遵循用于它們的串行傳輸標準。