[發明專利]非易失性存儲元件及其制造方法

有效

• 申請號: 200810085039.2
• 申請日: 2008-03-14
• 公開（公告）號: CN101267002A
• 公開（公告）日: 2008-09-17
• 發明（設計）人: 崔梁圭;金局奐
• 申請（專利權）人: 韓國科學技術院
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L27/115;H01L21/8247
• 代理公司: 北京萬慧達知識產權代理有限公司
• 代理人: 葛強;張一軍

技術領域

本發明涉及非易失性存儲元件及其制造方法，具體涉及一種非易失性存儲元件、包括該非易失性存儲元件的元件陣列、以及制造該元件陣列的方法。

背景技術

可將半導體存儲器件歸類為易失性存儲器件及非易失性存儲器件。易失性存儲器件在斷電時不會保存其數據，而非易失性存儲器件即使在未供電時也可保存其數據。因此，對于不能供電或臨時停止供電的情況，或者當在移動電話系統、用于存儲音樂及/或視頻數據的存儲卡、以及其他應用裝置中要求使用低電壓時，非易失性存儲器件均已廣泛地得到使用。

現今，對應于半導體領域高集成性及小型化的需求，必需減小器件本身的尺寸，而尺寸的減小不可避免地縮窄了單元元件之間的縫隙。但是，因為單元元件之間的間隙的減小且施加至某些單元元件的柵極的10V以上的高壓所產生的電荷可能會任意地改變相鄰元件的狀態，故存儲在單元元件中的電荷可能會對相鄰單元元件的運行產生影響，由此產生了問題。

發明內容

因此，本發明在于提供一種能夠在單元元件運行時使相鄰元件施加的影響最小化的非易失性存儲元件，以及這種元件的制造方法。

此外，本發明在于提供一種高集成性非易失性存儲元件及其制造方法。

為了實現上述技術目的，根據本發明的實施例所述的一種非易失性存儲元件包括：襯底；形成在所述襯底的有源區(active?region)上方的第一氧化膜；形成在所述有源區內的源極及漏極；形成在所述第一氧化膜上的電荷存儲單元；設置成包圍所述電荷存儲單元并形成在所述第一氧化膜上的第二氧化膜；以及形成以包圍所述第二氧化膜的柵極。

電荷存儲單元可由碳納米管(CNT)、富勒烯(fullerene)、氮化物、或納米晶(nanocrystalline)材料形成。

柵極可包含多晶硅或金屬。

金屬可具有4.2eV至5.1eV的功函數。

根據本發明的另一實施例的非易失性存儲元件陣列包括：襯底；在所述襯底中界定出多個有源區的元件隔離單元；形成在所述多個有源區的每一個內的源極及漏極；形成在所述多個有源區的每一個上的第一氧化膜；形成在所述第一氧化膜上的電荷存儲單元；設置成包圍所述電荷存儲單元并形成在所述第一氧化膜上的多個第二氧化膜；以及設置成包圍布置在同一信號處理線上的所述多個第二氧化膜并電連接所述第二氧化膜的柵極襯(gate?line)。

電荷存儲單元可由碳納米管(CNT)、富勒烯、氮化物、或納米晶材料形成。

柵極可包含多晶硅或金屬。

金屬可具有4.2eV至5.1eV的功函數。

根據本發明的另一實施例的非易失性存儲元件陣列的制造方法包括以下步驟：(a)在襯底上依次形成第一氧化膜、電荷存儲單元、以及包圍所述電荷存儲單元的第二氧化膜；(b)在所述第二氧化膜上形成第一柵極材料；(c)在所述第一柵極材料上形成蝕刻掩膜，并對所述蝕刻掩膜進行構圖；(d)通過利用所述蝕刻掩膜作為掩模來蝕刻所述襯底，以在所述襯底中形成溝道；(e)形成元件隔離單元以在所述溝道上方界定出有源區；(f)去除所述蝕刻掩膜；(g)形成第二柵極材料，以電連接形成在同一信號處理線上的所述第一柵極材料；并且(h)在所述襯底的所述有源區內形成源極和漏極。

步驟(e)可包括以下步驟：在所述溝道以及所述蝕刻掩膜上形成溝道縫隙填充絕緣材料；并且通過拋光或蝕刻所述溝道縫隙填充絕緣材料來形成所述元件隔離單元。

電荷存儲單元可由碳納米管(CNT)、富勒烯、氮化物、或納米晶材料形成。

柵極可包含多晶硅或金屬。

金屬可具有4.2eV至5.1eV的功函數。

附圖說明

圖1是包括根據本發明的實施例的非易失性存儲元件的元件陣列的三維視圖；

圖2(a)是沿圖1中A-A’線獲取的非易失性存儲元件陣列的剖視圖；

圖2(b)是沿圖1中B-B’線獲取的非易失性存儲元件陣列的剖視圖；

圖3至圖8是示出根據本發明的實施例所述的制造非易失性存儲元件陣列的方法的視圖。

具體實施方式

現將參考附圖結合具體實施例來詳細描述本發明。

圖1是包括根據本發明的實施例的非易失性存儲元件的元件陣列的三維視圖，圖2(a)是沿圖1中A-A’線獲取的非易失性存儲元件陣列的剖視圖，而圖2(b)則是沿圖1中B-B’線獲取的非易失性存儲元件陣列的剖視圖。