[發明專利]集成電路結構

有效

• 申請號: 200810084038.6
• 申請日: 2008-03-18
• 公開（公告）號: CN101308834A
• 公開（公告）日: 2008-11-19
• 發明（設計）人: 陳承先;郭正錚;卿愷明;陳志華
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L27/02
• 代理公司: 北京律誠同業知識產權代理有限公司
• 代理人: 陳紅

技術領域

本發明涉及集成電路結構，且特別涉及一種具有外形從一端逐漸變窄的穿 透硅通道(Through-Silicon?Via)的集成電路結構及其制造方法。

背景技術

由于電子元件(例如晶體管、二極管、電阻及電容等)的集成密度持續增 加，使得集成電路發明與半導體產業持續不斷地快速成長。其中，集成密度的 改善最主要是源自于反復不斷地降低最小關鍵尺寸，以允許更多元件被集成在 一個特定的芯片區域中。

集成密度的改善基本上是二維的范疇，集成電路元件所占據的空間，基本 上位于半導體晶片的表面。雖然光刻工藝的驚人發展，已經對二維集成電路制 造提供了一定程度的改善，然而集成密度在二維中所能達到的改進程度仍然存 在本質上的限制。其中一個限制條件來自于制造這些元件所需的最小尺寸。當 要將更多元件納入單一芯片時，就必須需要更復雜的設計。

另一個限制條件則來自于，當元件數量增加時，連接元件之間的內連線的 數目和長度也大幅度增加。當內連線的數目和長度大幅度增加時，電路阻容延 遲(RC?Delay)和能量消耗也會隨之增加。

解決上述限制條件的方案中，以三維集成電路和疊層芯片最常被使用。穿 透硅通道在三維集成電路和疊層芯片之中，用來連接芯片。圖1和圖2示出一 種穿透硅通道的制造方法。請參照圖1，首先提供可在其上方形成集成電路(未 示出)的硅襯底2。接著形成多個可以用來在其中形成金屬線和過孔的介電層 6，其中介電層6是一層一層地堆疊在硅襯底2上。接著使用并圖案化光刻膠 8。形成開口10穿過介電層6，并將硅襯底2暴露出來。接著通過開口10蝕 刻硅襯底2，以形成如圖2所示出的開口12。再于開口10和12的側壁和底部 形成黏著層及/或擴散阻擋層(未示出)。然后通過電鍍填充銅(未示出)以 形成一穿透硅通道。

傳統穿透硅通道的形成工藝仍有多種缺點。由于開口10和12的深度比起 其寬度顯得相當深，因此黏著層和擴散阻擋層覆蓋開口10和12的側壁和底部 的能力相對變差。再者想要形成無孔洞的穿透硅通道也相當的難。因此必須降 低用來將銅填充入開口10和12的電鍍電流，以減少在穿透硅通道中產生孔洞 的機會，然而生產量也因此下降。

為了解決此問題，開口10和12，尤其是開口12較佳具有上寬下窄，且 從一端逐漸變窄的外形，其中此形式可通過調整蝕刻劑的配方以增加橫向蝕刻 的方式來達到。然而此方式會在介電層6下方產生側蝕缺口(Undercut)14。 而側蝕缺口14會在后續所形成的擴散阻擋層和種子銅層中產生裂口，因而對 后續的銅電鍍工藝產生負面影響。

因此有需要提供一種穿透硅通道結構及其制造方法，可同時具備從一端逐 漸變窄外形的穿透硅通道，又可以克服傳統穿透硅通道的缺點。

發明內容

因此本發明所要解決的技術問題在于提供一種集成電路結構，該集成電路 結構具有外形從一端逐漸變窄的穿透硅通道，可以克服傳統穿透硅通道的缺 點。

為了實現上述目的，根據本發明的一個實施例，提供一種集成電路結構， 包括襯底、形成于一穿透硅通道開口中并位于襯底之中從該襯底的一上表面延 伸至該襯底的一下表面的穿透硅通道、由襯底的上表面延伸進入襯底內部的硬 掩膜區，其中該上表面和該下表面是該襯底的相對兩表面，此硬掩膜圍繞穿透 硅通道的上方部分、位于襯底上的介電層、形成于一開口中并由介電層的上表 面向穿透硅通道延伸的金屬柱(metal?post)，其中金屬柱包含與穿透硅通道 的填充材料相同的材料、以及覆蓋于該開口和該穿透硅通道開口的側壁以及該 穿透硅通道開口的底部的擴散阻擋層，其中該擴散阻擋層與該開口和該穿透硅 通道開口共形。

為了實現上述目的，根據本發明的另一個實施例，提供一種集成電路結構， 包括襯底、由襯底的上表面延伸至襯底之中的淺溝槽絕緣區，且淺溝槽絕緣區 形成一個環、位于淺溝槽絕緣區上方的多晶硅環、位于襯底及多晶硅環上方的 低介電系數介電層、由低介電系數介電層上表面延伸入襯底的導電結構，其中 導電結構包括位于低介電系數介電層中的金屬柱，以及貫穿多晶硅環與淺溝槽 絕緣區所形成的環的穿透硅通道，該穿透硅通道形成于一穿透硅通道開口中， 該金屬柱形成于一開口中、以及覆蓋于該開口和該穿透硅通道開口的側壁以及 該穿透硅通道開口的底部的擴散阻擋層，其中該擴散阻擋層與該開口和該穿透 硅通道開口共形。