[發(fā)明專利]晶片級半導(dǎo)體封裝及其制造方法

無效

• 申請?zhí)枺?/td>: 200810083021.9
• 申請日: 2008-03-18
• 公開（公告）號: CN101447469A
• 公開（公告）日: 2009-06-03
• 發(fā)明（設(shè)計）人: 韓權(quán)煥
• 申請（專利權(quán)）人: 海力士半導(dǎo)體有限公司
• 主分類號: H01L23/485
• 分類號: H01L23/485;H01L21/60
• 代理公司: 北京市柳沈律師事務(wù)所
• 代理人: 彭久云

技術(shù)領(lǐng)域

本發(fā)明一般涉及一種晶片級半導(dǎo)體封裝及其制造方法。

背景技術(shù)

近來研發(fā)工作已經(jīng)得到了具有高數(shù)據(jù)集成密度且快數(shù)據(jù)處理速度的半導(dǎo)體芯片。這些半導(dǎo)體芯片必須找到途徑防止具有高數(shù)據(jù)集成密度且快數(shù)據(jù)處理速度的半導(dǎo)體芯片運行時引起的熱量產(chǎn)生，因為該熱量引起半導(dǎo)體芯片性能的下降。為了防止熱量產(chǎn)生，對最近所開發(fā)的大部分半導(dǎo)體芯片，都要求其應(yīng)具有低電壓運行特性。

為了滿足半導(dǎo)體芯片的低電壓運行特性，半導(dǎo)體芯片需要有更多的電源供應(yīng)焊墊。然而，半導(dǎo)體芯片具有有限的面積，很難形成較多數(shù)目的電源供應(yīng)焊墊。而且，當(dāng)半導(dǎo)體芯片中形成較多的電源供應(yīng)焊墊時，半導(dǎo)體芯片的尺寸增加。

另外，半導(dǎo)體芯片的內(nèi)部配線用于提供電源給半導(dǎo)體芯片的特定部分，例如半導(dǎo)體芯片的邊緣部分。在這種情況下，因為充足的電源不能通過半導(dǎo)體芯片的內(nèi)部配線提供給半導(dǎo)體芯片的邊緣部分，問題就產(chǎn)生了。

發(fā)明內(nèi)容

本發(fā)明的實施例涉及一種晶片級半導(dǎo)體封裝，其能充分地提供半導(dǎo)體芯片所需要的電源。

此外，本發(fā)明的實施例涉及晶片級半導(dǎo)體封裝的制造方法。

在一個實施例中，晶片級半導(dǎo)體封裝包括具有電路部的半導(dǎo)體芯片；設(shè)置于該半導(dǎo)體芯片中并包括與該電路部電氣上連接的電源焊墊的結(jié)合焊墊組，其中電源焊墊提供電源給半導(dǎo)體芯片；設(shè)置于除了由結(jié)合焊墊組占據(jù)的位置之外的位置處的半導(dǎo)體芯片中的內(nèi)部電路圖案；設(shè)置于除了由結(jié)合焊墊組占據(jù)的位置之外的位置處的半導(dǎo)體芯片中并與該電路部電氣上連接的補充電源焊墊；設(shè)置于該半導(dǎo)體芯片之上的絕緣層圖案，其中該絕緣層圖案具有暴露電源焊墊、內(nèi)部電路圖案、及補充電源焊墊的開口；及設(shè)置于該絕緣層圖案之上并通過該開口電氣上連接于電源焊墊、該內(nèi)部電路圖案、及該補充電源焊墊中至少兩個的再配線(redistribution)。

該電源焊墊、該內(nèi)部電路圖案、及該補充電源焊墊的數(shù)目分別至少為兩個。

該結(jié)合焊墊組排列并設(shè)置于該半導(dǎo)體芯片的中央部分中，而該內(nèi)部電路圖案及該補充電源焊墊分別設(shè)置于該結(jié)合焊墊組的兩側(cè)。

該再配線可以電氣上連接于該電源焊墊及該內(nèi)部電路圖案。

同樣，該再配線可以電氣上連接于該電源焊墊及該補充電源焊墊。

此外，該再配線可以電氣上連接于該補充電源焊墊及該內(nèi)部電路圖案。

此外，該再配線可以電氣上連接于該電源焊墊、該補充電源焊墊及該內(nèi)部電路圖案。

該再配線含有球焊盤圖案(ball?land?pattern)及附著于該球焊盤圖案的焊料球。

晶片級半導(dǎo)體封裝還包括夾在半導(dǎo)體芯片和絕緣層圖案之間的保護(hù)層；該保護(hù)層包括用于暴露結(jié)合焊墊組、內(nèi)部電路圖案和補充電源焊墊的開口。

具有用于暴露再配線的一部分的開口的覆蓋層圖案設(shè)置在半導(dǎo)體芯片之上，球焊盤圖案設(shè)置在覆蓋層圖案之上并通過該開口與再配線電氣上連接，以及焊料球附著于球焊盤圖案。

該再配線含有金(Au)，銅/鎳/金(Cu/Ni/Au)層、銅/金(Cu/Au)層及鎳/金(Ni/Au)層至少之一。

在另一個實施例中，晶片級半導(dǎo)體封裝的制造方法包括的步驟有：制造半導(dǎo)體芯片，該半導(dǎo)體芯片包括具有電氣上連接于電路部的第一位置的電源焊墊的結(jié)合焊墊組，設(shè)置于除了由結(jié)合焊墊組占據(jù)的位置之外的位置的內(nèi)部電路圖案，設(shè)置于除了由結(jié)合焊墊組占據(jù)的位置之外的位置并電氣上連接于電路部的位置的補充電源焊墊；在半導(dǎo)體芯片之上形成絕緣層，該絕緣層具有用于暴露補充電源焊墊、內(nèi)部電路圖案和結(jié)合焊墊組的開口；及在絕緣層之上形成再配線，用于電氣上連接該電源焊墊、該內(nèi)部電路圖案和該補充電源焊墊中至少兩個。

具有暴露結(jié)合焊墊組的保護(hù)層圖案設(shè)置在半導(dǎo)體芯片之上，且該保護(hù)層圖案被構(gòu)圖為暴露內(nèi)部電路圖案和補充電源焊墊。

該補充電源焊墊設(shè)置于該結(jié)合焊墊組的兩側(cè)。

形成該再配線的步驟包括形成球焊盤圖案的步驟，該球焊盤圖案設(shè)置于該絕緣層之上并連接于該再配線。

形成該再配線的步驟之后，該方法還包括形成覆蓋層的步驟，該覆蓋層覆蓋該再配線并具有暴露該再配線的一部分的開口；及形成設(shè)置于該覆蓋層之上并電氣上連接于該再配線的球焊盤圖案的步驟。

附圖說明

圖1為示出根據(jù)本發(fā)明的實施例的晶片級半導(dǎo)體封裝的平面圖。

圖2為沿圖1中I-I’線剖取的截面圖。

圖3為示出根據(jù)本發(fā)明另一個實施例的晶片級半導(dǎo)體封裝的截面圖。

圖4～圖8為說明根據(jù)本發(fā)明的實施例的晶片級半導(dǎo)體封裝制造方法的步驟的平面圖及截面圖。

具體實施方式