[發明專利]晶片級半導體封裝及其制造方法

無效

• 申請號: 200810083021.9
• 申請日: 2008-03-18
• 公開（公告）號: CN101447469A
• 公開（公告）日: 2009-06-03
• 發明（設計）人: 韓權煥
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L23/485
• 分類號: H01L23/485;H01L21/60
• 代理公司: 北京市柳沈律師事務所
• 代理人: 彭久云

1.一種晶片級半導體封裝，包括：

具有電路部的半導體芯片；

設置在該半導體芯片中的結合焊墊組，該結合焊墊組包括電氣上連接于該電路部的電源焊墊，其中該電源焊墊提供電源至該半導體芯片；

在由該結合焊墊組占據的位置的外部的位置設置于該半導體芯片中的內部電路圖案；

在由該結合焊墊組占據的位置的外部的位置設置于該半導體芯片中的補充電源焊墊，該補充電源焊墊電氣上連接于該電路部，其中該補充電源焊墊提供電源至該半導體芯片；

設置于該半導體芯片之上的絕緣層圖案，該絕緣層圖案具有暴露該電源焊墊、該內部電路圖案、及該補充電源焊墊的開口；及

設置于該絕緣層圖案之上且電氣上連接該電源焊墊、該內部電路圖案、及該補充電源焊墊中至少兩個的再配線。

2.如權利要求1所述的晶片級半導體封裝，其中該半導體芯片包括多個該電源焊墊、多個該內部電路圖案，及多個該補充電源焊墊。

3.如權利要求1所述的晶片級半導體封裝，其中該結合焊墊組排列并設置于該半導體芯片中央部分，且該內部電路圖案及該補充電源焊墊分別設置于該結合焊墊組的兩側。

4.如權利要求1所述的晶片級半導體封裝，其中該再配線電氣上連接于該電源焊墊及該內部電路圖案。

5.如權利要求1所述的晶片級半導體封裝，其中該再配線電氣上連接于該電源焊墊及該補充電源焊墊。

6.如權利要求1所述的晶片級半導體封裝，其中該再配線電氣上連接于該補充電源焊墊及該內部電路圖案。

7.如權利要求1所述的晶片級半導體封裝，其中該再配線電氣上連接于該電源焊墊、該補充電源焊墊、及該內部電路圖案。

8.如權利要求1所述的晶片級半導體封裝，其中該再配線包括球焊盤圖案和附著于該球焊盤圖案的焊料球。

9.如權利要求1所述的晶片級半導體封裝，還包括夾在該半導體芯片和該絕緣層圖案之間的保護層，該保護層包括用于暴露該結合焊墊組、該內部電路圖案、及該補充電源焊墊的開口。

10.如權利要求1所述的晶片級半導體封裝，還包括：

設置在該半導體芯片之上的覆蓋層圖案，該覆蓋層圖案具有用于暴露該再配線的一部分的開口；

設置在該覆蓋層圖案之上的球焊盤圖案，其中該球焊盤圖案通過該開口電氣上連接于該再配線；及

附著于該球焊盤圖案的焊料球。

11.如權利要求1所述的晶片級半導體封裝，其中該再配線包括金層、銅/鎳/金層、銅/金層及鎳/金層至少之一。

12.一種晶片級半導體封裝的制造方法，包括步驟：

提供半導體芯片，該半導體芯片包括：

結合焊墊組，包括電氣上連接于該半導體芯片的電路部的位置的電源焊墊；

設置于由該結合焊墊組占據的位置的外部的位置的內部電路圖案；及

設置于由該結合焊墊組占據的位置的外部的位置的補充電源焊墊，該補充電源焊墊電氣上連接于該電路部的位置；

在該半導體芯片之上形成絕緣層，該絕緣層具有用于暴露該補充電源焊墊、該內部電路圖案、及該結合焊墊組的開口；及

在該絕緣層之上形成再配線以電氣上連接該電源焊墊、該內部電路圖案、及該補充電源焊墊中至少兩個。

13.如權利要求12所述的晶片級半導體封裝的制造方法，其中具有暴露該結合焊墊組的開口的保護層圖案設置于該半導體芯片之上，且該保護層圖案被構圖來暴露該內部電路圖案和該補充電源焊墊。

14.如權利要求12所述的晶片級半導體封裝的制造方法，其中該半導體芯片包括多個補充電源焊墊，且該多個補充電源焊墊設置于該結合焊墊組的兩側。

15.如權利要求12所述的晶片級半導體封裝的制造方法，其中形成該再配線的步驟包括形成球焊盤圖案的步驟，該球焊盤圖案設置于該絕緣層之上并連接于該再配線。

16.如權利要求12所述的晶片級半導體封裝的制造方法，在形成該再配線的步驟后，還包括步驟：

形成覆蓋該再配線并具有用于暴露該再配線的一部分的開口的覆蓋層；及

在該覆蓋層之上形成球焊盤圖案，使得該球焊盤圖案通過該開口電氣上連接于該再配線。