[發(fā)明專利]半導(dǎo)體裝置及其制作方法

有效

• 申請?zhí)枺?/td>: 200810081784.X
• 申請日: 2008-03-13
• 公開（公告）號: CN101533826A
• 公開（公告）日: 2009-09-16
• 發(fā)明（設(shè)計）人: 張睿鈞;陳瑛政
• 申請（專利權(quán)）人: 世界先進積體電路股份有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L23/482;H01L21/768;H01L21/60
• 代理公司: 北京三友知識產(chǎn)權(quán)代理有限公司
• 代理人: 任默聞

技術(shù)領(lǐng)域

本發(fā)明是有關(guān)于一種半導(dǎo)體裝置及其制造方法，特別是有關(guān)于深溝渠接 觸結(jié)構(gòu)及其制造方法。

背景技術(shù)

于現(xiàn)今半導(dǎo)體技術(shù)中，為了達成單晶片系統(tǒng)(single-chip?system)的操作， 是將控制器、存儲器、低壓操作的電路以及高壓操作的功率元件高度整合至 單一晶片上，其中功率元件的研發(fā)種類包含有垂直式雙擴散金屬氧化半導(dǎo)體 晶體管(VDMOS)、絕緣柵極雙載子晶體管(IGBT)、橫向式功率晶體管 (LDMOS)等幾種，其研發(fā)目的在于提高電源轉(zhuǎn)換效率來降低能源的損耗。由 于在單一晶片上需同時提供高壓晶體管元件以及低壓CMOS電路元件，因此 在制造工藝上需制作用以隔絕相鄰的元件的隔離結(jié)構(gòu)。

請參閱圖1，其顯示現(xiàn)有半導(dǎo)體元件的剖面圖。一般可使用由介電材料所 形成的深溝渠絕緣結(jié)構(gòu)20隔離鄰近的元件，因此能夠個別的控制隔離的元件 的電源參數(shù)。但是深溝渠絕緣結(jié)構(gòu)20容易產(chǎn)生寄生電容。另外，位于元件主 動區(qū)與基底10之間的埋氧化層30，也會產(chǎn)生寄生電容。當(dāng)元件在一電壓環(huán)境 下操作時，會由于上述寄生電容產(chǎn)生充電而造成耦合效應(yīng)，此效應(yīng)在高壓元 件中尤其明顯。電容耦合效應(yīng)不但使得鄰近元件的特性表現(xiàn)受到影響，甚至 會藉由基材程度不一影響到其他電性相連的高低壓元件。

隨著半導(dǎo)體制造工藝的不斷進步，集成電路的尺寸愈來愈小、電路愈來 愈密，同時工作時鐘愈來愈快，晶片內(nèi)電路內(nèi)的寄生電阻效應(yīng)、寄生電容效 應(yīng)也就愈來愈嚴重，進而使頻率無法再提升，此稱為阻容延遲、阻容遲滯(RC Delay)，RC?Delay不僅阻礙時鐘成長，同時也會增加電路的無謂功耗。這些 效應(yīng)對電路的運作產(chǎn)生不同程度的影響，也引發(fā)對電路穩(wěn)定性的疑慮，尤其 在現(xiàn)今電路高速運行的時代，電路對這些干擾的容忍度也越來越低，更加深 此問題的嚴重性。

因此有需要提供一種半導(dǎo)體裝置及其形成方法，以克服先前技術(shù)的不足。

發(fā)明內(nèi)容

為達上述、其它與本發(fā)明的目的，本發(fā)明提供一種半導(dǎo)體裝置，包括：

一基底；一埋層，形成于所述的基底內(nèi)，其中所述的埋層包含一絕緣區(qū)； 一深溝渠接觸結(jié)構(gòu)，形成于所述的基底內(nèi)，其中所述的深溝渠接觸結(jié)構(gòu)包含 一導(dǎo)電材料及一襯墊層，其中所述的襯墊層形成于所述的導(dǎo)電材料的側(cè)壁上， 且所述的導(dǎo)電材料與所述的基底電性連接；以及一摻雜區(qū)，形成于所述深溝 渠接觸結(jié)構(gòu)及所述基底之間，其中所述深溝渠接觸結(jié)構(gòu)的導(dǎo)電材料延伸至所 述摻雜區(qū)，所述襯墊層延伸至所述埋層的絕緣區(qū)，所述襯墊層與所述埋層的 絕緣區(qū)相連并覆蓋所述導(dǎo)電材料的側(cè)壁，以形成用于隔絕組件的隔離結(jié)構(gòu)。

本發(fā)明也提供一種半導(dǎo)體裝置的制造方法，包括下列步驟：提供一基底， 其具有一埋層位于其中，其中所述的埋層包含一絕緣區(qū)；于所述的基底內(nèi)形 成一深溝渠接觸結(jié)構(gòu)，其中所述的深溝渠接觸結(jié)構(gòu)包含一導(dǎo)電材料及一襯墊 層，其中所述的襯墊層形成于所述的導(dǎo)電材料的側(cè)壁上，且所述的導(dǎo)電材料 與所述的基底電性連接；以及形成一摻雜區(qū)于所述深溝渠接觸結(jié)構(gòu)及所述基 底的間，其中所述深溝渠接觸結(jié)構(gòu)的導(dǎo)電材料延伸至所述摻雜區(qū)，所述襯墊 層延伸至所述埋層的絕緣區(qū)，所述襯墊層與所述埋層的絕緣區(qū)相連并覆蓋所 述導(dǎo)電材料的側(cè)壁，以形成用于隔絕組件的隔離結(jié)構(gòu)。

附圖說明

圖1顯示現(xiàn)有半導(dǎo)體元件的剖面圖。

圖2至圖9顯示根據(jù)本發(fā)明實施例的形成深溝渠接觸結(jié)構(gòu)的剖面圖。

附圖標(biāo)號

10～基底；???????????????20～深溝渠絕緣結(jié)構(gòu)；

30～埋氧化層；???????????100～基底；

120～導(dǎo)體埋層；??????????140～絕緣埋層；

160～磊晶層；????????????180～罩幕層；

200～第一深溝渠；????????210～襯墊層；

220～第二深溝渠；????????230～摻雜區(qū)；

260～深溝渠接觸結(jié)構(gòu)；????300～層間介電層；

310～阻障層；????????????320～接觸插塞；

330～金屬層。

具體實施方式