[發明專利]電流鏡像電路

無效

• 申請號: 200810081371.1
• 申請日: 2008-02-25
• 公開（公告）號: CN101252131A
• 公開（公告）日: 2008-08-27
• 發明（設計）人: 南志昌
• 申請（專利權）人: 精工電子有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L23/532;H01L23/525;H01L29/49;G05F3/26
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 張雪梅;劉宗杰

技術領域

本發明涉及形成電流鏡像電路的方法，其抑制電流鏡像電路的鏡像比的偏移。

背景技術

圖7是示出常規技術的電流鏡像電路的基本電路結構圖。如圖7所示，已知電流鏡像電路包括兩個p型MOS晶體管301和302。MOS晶體管301具有連接到電流源303的源極和具有連接到漏極的柵極，并且其間的公共連接部分接地。另外，MOS晶體管302具有連接到MOS晶體管301的柵極的柵極，連接到電流源303的源極，和接地的漏極。端子之間的互連由金屬線制成，諸如圖7中所示的金屬互連312.

在具有上述結構的電流鏡像電路中，輸入電流i1從電流源303提供到MOS晶體管301的源極。流過MOS晶體管302的源極的輸出電流i2由施加到其柵極的電壓控制。輸入電流i1和輸出電流i2之間的比率i2/i1(電流鏡像比)基于MOS晶體管301和MOS晶體管302之間的晶體管尺寸W/L的比率來確定。在這種情況下，W表示MOS晶體管的柵極寬度以及L表示MOS晶體管的柵極長度。例如，當形成電流鏡像電路的MOS晶體管301和MOS晶體管302之間的比率是1∶100時，流過MOS晶體管301的電流的100倍的電流流過MOS晶體管302(例如，參見JP?2001-175343?A)。

然而，當由MOS晶體管的尺寸確定電流鏡像比i2/i1時，存在這樣的問題，即由于工藝變化和半導體襯底表面上的不均勻性，在許多情況下電流鏡像比i2/i1偏離期望值。為了一個原因，出現在制造工藝期間(工藝過程中)由對柵極充電導致的閾值電壓的偏移。這是因為形成電流鏡像電路的相鄰MOS晶體管的柵極的電勢浮置直到所述柵極通過金屬互連彼此連接為止，而且還因為電荷的影響程度根據柵極面積而變化的緣故。

發明內容

鑒于上述情況形成本發明，并且本發明的目的是提供形成能夠通過降低工藝過程中引起的電流影響來獲得具有高精確度的電流鏡像比的電流鏡像電路的方法。

為了解決上述問題，本發明采用下列手段：

(1)電流鏡像電路，包括：被提供輸入電流的第一MOS晶體管；和具有連接到第一MOS晶體管的柵極的柵極的第二MOS晶體管，用于輸出用于鏡像輸入電流的電流，其特征在于：第一MOS晶體管的柵極和第二MOS晶體管的柵極均由多晶硅形成；并且第一MOS晶體管的柵極和第二MOS晶體管的柵極利用多晶硅彼此直接連接；

(2)電流鏡像電路，進一步包括：熔絲，其特征在于：熔絲的一端連接到第一MOS晶體管的柵極和第二MOS晶體管的柵極之間的柵極部分，所述第一MOS晶體管的柵極和第二MOS晶體管的柵極利用多晶硅彼此直接連接；且熔絲的另一端接地到襯底；以及

(3)電流鏡像電路，其特征在于：熔絲在完成電流鏡像電路的制造工藝之后執行的調整(trimming)工藝期間斷開。

如上所述，在本發明中，形成電流鏡像電路的相鄰MOS晶體管的柵極利用多晶硅彼此直接連接，并且連接到襯底的熔絲連接到所述柵極部分，由此能夠均勻地分布工藝過程中相鄰MOS晶體管的每個柵極上的電荷影響。結果，可以降低閾值偏移。

附圖說明

在附圖中：

圖1是示出根據本發明的實施例的半導體器件的電路圖；

圖2是示意性地示出制造根據本發明的半導體器件的方法的步驟順序截面圖；

圖3是示意性地示出制造根據本發明的半導體器件的方法的步驟順序截面圖；

圖4是示意性地示出制造根據本發明的半導體器件的方法的步驟順序截面圖；

圖5是示意性地示出制造根據本發明的半導體器件的方法的步驟順序截面圖；

圖6是示意性地示出制造根據本發明的半導體器件的方法的步驟順序截面圖；以及

圖7是示出根據常規技術的半導體器件的電路圖。

具體實施方式