[發明專利]時間數字轉換電路及其相關方法

有效

• 申請號: 200810080784.8
• 申請日: 2008-02-18
• 公開（公告）號: CN101515155A
• 公開（公告）日: 2009-08-26
• 發明（設計）人: 陳逸琳
• 申請（專利權）人: 瑞昱半導體股份有限公司
• 主分類號: G04F10/00
• 分類號: G04F10/00;G04F10/04
• 代理公司: 北京市柳沈律師事務所
• 代理人: 黃小臨

技術領域

本發明是有關于時間數字轉換電路，特別有關于使用延遲電路以產生周期性延遲信號的時間數字轉換電路。

背景技術

一般而言，時間數字轉換電路(Time?to?Digital?Converting，TDC)是用以測量信號的延遲程度，以將信號的延遲程度轉換成實際的延遲級的延遲量，也就是將信號的延遲程度以確切數目的延遲級表示。舊有的作法為，分別將第一信號和第二信號送入第一延遲電路和第二延遲電路，其中第一信號(通常為待測信號)送入的時間較第二信號(通常為已知的參考信號)早，但第一延遲電路的延遲級的延遲量較第二延遲電路的延遲級的延遲量較大。因此，第二信號會慢慢追上第一信號。而當第二信號追上第一信號時，便可計算兩信號分別經過的延遲級數量，并計算兩延遲級群組的差異總量，便可計算出第一信號的延遲程度。常見的作法為，先以其它機制算出延遲量較大的延遲級ts與延遲量較小的延遲級tf的差(t_s-t_f)，再將待測信號的延遲情況以N(t_s-t_f)表示。由于此類型時間數字轉換電路的結構和操作方式，以及如何計算出為本領域技術人員所知悉，故在此不再贅述。

然而，這樣的作法，往往須使用整條的延遲電路，因此電路會具有較大的面積。

發明內容

因此，本發明的一目的為提供一種時間數字轉換電路及其相關方法，其將原本的延遲電路換成周期性延遲電路，以節省電路面積。

本發明的實施例揭露了一種時間數字轉換電路，包含：第一延遲電路，具有至少一第一延遲級，用以延遲第一輸入信號以產生第一輸出信號；第二延遲電路，具有至少一第二延遲級，用以延遲第二輸入信號以產生第二輸出信號；第一計數器，耦接該第一延遲電路，用以計數該第一輸出信號以產生第一計數值；第二計數器，耦接該第二延遲電路，用以計數該第二輸出信號以產生第二計數值；以及比較器，耦接該第一計數器與該第二計數器，用以比較該第一計數值與該第二計數值以產生比較結果信號；其中該第一延遲級比該第二延遲級具有較大的延遲量，且該第一計數器較該第二計數器較早開始計數，而當該第二計數值落于包含該第一計數值的預定范圍內時，該比較器輸出該比較結果信號。

本發明的實施例亦揭露一種時間數字轉換方法，包含：使用至少一第一延遲級延遲第一輸入信號以產生第一輸出信號；使用至少一第二延遲級延遲第二輸入信號以產生第二輸出信號；計數該第一輸出信號以產生第一計數值；計數該第二輸出信號以產生第二計數值；以及比較該第一計數值與該第二計數值以產生比較結果信號；其中該第一延遲級比該第二延遲級具有較大的延遲量，且該第一計數值較該第二計數值較早開始被計數，而當該第二計數值落于包含該第一計數值的預定范圍內時，輸出該比較結果信號。

附圖說明

圖1繪示了根據本發明的第一實施例的時間數字轉換電路。

圖2繪示了根據本發明的第二實施例的時間數字轉換電路。

[主要元件標號說明]

100、200??????時間數字轉換電路

101???????????第一延遲電路

103???????????第二延遲電路

105???????????第一計數器

107???????????第二計數器

109???????????比較器

111???????????AND門

113???????????OR門

115、117、119?第一延遲級

121???????????AND門

123???????????OR門

125、127、129?第二延遲級

201???????????控制電路

具體實施方式

在說明書及上述的申請專利范圍當中使用了某些詞匯來指稱特定的元件。本領域技術人員應可理解，硬件制造商可能會用不同的名詞來稱呼同一個元件。本說明書及上述的申請專利范圍并不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及上述的請求項當中所提及的「包含」為開放式的用語，故應解釋成「包含但不限定于」。以外，「耦接」一詞在此是包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接于第二裝置，則代表該第一裝置可直接電氣連接于該第二裝置，或通過其它裝置或連接手段間接地電氣連接至該第二裝置。