[發(fā)明專利]電壓控制振蕩電路

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200810080765.5
• 申請(qǐng)日: 2008-02-18
• 公開（公告）號(hào): CN101252348A
• 公開（公告）日: 2008-08-27
• 發(fā)明（設(shè)計(jì)）人: 高井康浩
• 申請(qǐng)（專利權(quán)）人: 爾必達(dá)存儲(chǔ)器株式會(huì)社
• 主分類號(hào): H03K3/023
• 分類號(hào): H03K3/023;G01R25/00;H03K5/13;H03K19/0185;H03L7/099
• 代理公司: 中原信達(dá)知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司
• 代理人: 陸錦華;李亞

1.一種差動(dòng)環(huán)形振蕩器型的電壓控制振蕩電路，具有多個(gè)差動(dòng)延遲元件，該差動(dòng)延遲元件具有一對(duì)差動(dòng)輸入端子、一對(duì)差動(dòng)輸出端子、及偏壓輸入端子，其中上述一對(duì)差動(dòng)輸入端子被輸入彼此反相的時(shí)鐘信號(hào)，所述電壓控制振蕩電路中，在上述差動(dòng)輸入端子及差動(dòng)輸出端子中級(jí)聯(lián)連接上述多個(gè)差動(dòng)延遲元件，通過(guò)施加到上述偏壓輸入端子的偏壓來(lái)控制流入到上述差動(dòng)延遲元件中的電流量，從而控制上述時(shí)鐘信號(hào)的延遲量，該電壓控制振蕩電路的特征在于，還具有：

相位檢測(cè)部，與上述多個(gè)差動(dòng)延遲元件中的一個(gè)檢測(cè)用差動(dòng)延遲元件的上述差動(dòng)輸出端子連接，通過(guò)比較上述差動(dòng)輸出端子的輸出電壓、及被設(shè)定為檢測(cè)異常動(dòng)作的電壓的參考電壓，檢測(cè)異常振蕩并輸出檢測(cè)信號(hào)；和

交叉耦合電路，設(shè)置在各個(gè)上述差動(dòng)延遲元件中并且與上述相位檢測(cè)部連接，當(dāng)輸入上述檢測(cè)信號(hào)時(shí)，放大上述一對(duì)差動(dòng)輸出端子之間的電位差。

2.根據(jù)權(quán)利要求1所述的電壓控制振蕩電路，其特征在于，

上述相位檢測(cè)部具有差動(dòng)元件，上述差動(dòng)元件具有一對(duì)差動(dòng)輸入端子及短路的一對(duì)差動(dòng)輸出端子，上述差動(dòng)元件的上述一對(duì)差動(dòng)輸入端子分別和上述檢測(cè)用差動(dòng)延遲元件的一對(duì)差動(dòng)輸出端子連接，

上述相位檢測(cè)部還具有：

比較器，比較上述短路的一對(duì)差動(dòng)輸出端子的電壓和參考電壓；和

計(jì)時(shí)電路，以上述比較器輸出的脈沖作為觸發(fā)，僅在設(shè)定的期間輸出上述檢測(cè)信號(hào)。

3.根據(jù)權(quán)利要求1所述的電壓控制振蕩電路，其特征在于，

上述相位檢測(cè)部具有第一及第二差動(dòng)元件，上述第一及第二差動(dòng)元件分別具有一對(duì)差動(dòng)輸入端子及短路的一對(duì)差動(dòng)輸出端子，上述多個(gè)差動(dòng)延遲元件中相當(dāng)于偶數(shù)號(hào)的二個(gè)檢測(cè)用差動(dòng)延遲元件的上述差動(dòng)輸出端子的一個(gè)分別與上述第一差動(dòng)元件的上述一對(duì)差動(dòng)輸入端子連接，上述多個(gè)差動(dòng)延遲元件中相當(dāng)于奇數(shù)號(hào)的二個(gè)檢測(cè)用差動(dòng)延遲元件的上述差動(dòng)輸出端子的一個(gè)分別與上述第二差動(dòng)元件的上述一對(duì)差動(dòng)輸入端子連接，

上述相位檢測(cè)部還具有：

比較器，比較上述第一及第二差動(dòng)元件的上述短路的一對(duì)差動(dòng)輸出端子的電壓和參考電壓；和

計(jì)時(shí)電路，以上述比較器輸出的脈沖作為觸發(fā)，僅在設(shè)定的期間輸出上述檢測(cè)信號(hào)。

4.根據(jù)權(quán)利要求2或3所述的電壓控制振蕩電路，其特征在于，

具有參考電壓生成電路，該參考電壓生成電路具有差動(dòng)元件，該差動(dòng)元件具有一對(duì)差動(dòng)輸入端子及短路的一對(duì)差動(dòng)輸出端子，上述一對(duì)差動(dòng)輸入端子的一個(gè)與電源連接，另一個(gè)與輸出電壓的最低電壓連接，從上述電源的電壓減去將從上述電源的電壓減去上述最低電壓后的值乘以1/2得到的電壓，并將最終獲得的值作為上述參考電壓輸出。

5.根據(jù)權(quán)利要求1所述的電壓控制振蕩電路，其特征在于，

上述差動(dòng)延遲元件具有：

第一NMOS晶體管，其漏極經(jīng)第一負(fù)荷與電源連接，柵極與上述一對(duì)差動(dòng)輸出端子的任意一個(gè)連接；

第二NMOS晶體管，其漏極經(jīng)第二負(fù)荷與電源連接，柵極與上述一對(duì)差動(dòng)輸出端子的任意一個(gè)連接；和

第三NMOS晶體管，其源極接地，漏極與上述第一及第二NMOS晶體管的源極連接，在柵極施加第一偏壓。

6.根據(jù)權(quán)利要求5所述的電壓控制振蕩電路，其特征在于，

上述第一及第二負(fù)荷分別通過(guò)將二極管連接的第一PMOS晶體管、及在柵極施加了第二偏壓的第二PMOS晶體管并列連接而形成。

7.根據(jù)權(quán)利要求5所述的電壓控制振蕩電路，其特征在于，

上述交叉耦合電路具有：

第三PMOS晶體管，其漏極與上述一對(duì)差動(dòng)輸出端子的一個(gè)連接，在柵極施加上述檢測(cè)信號(hào)；

第四PMOS晶體管，其漏極與上述一對(duì)差動(dòng)輸出端子的另一個(gè)連接，在柵極施加上述檢測(cè)信號(hào)；

第五PMOS晶體管，其源極與電源連接，柵極與上述一對(duì)差動(dòng)輸出端子的另一個(gè)連接，漏極與上述第三PMOS晶體管的源極連接；和

第六PMOS晶體管，其源極與電源連接，柵極與上述一對(duì)差動(dòng)輸出端子的一個(gè)連接，漏極與上述第四PMOS晶體管的源極連接。