[發明專利]HVMOS及集成HVMOS與CMOS的半導體器件

有效

• 申請號: 200810080588.0
• 申請日: 2008-02-22
• 公開（公告）號: CN101226962A
• 公開（公告）日: 2008-07-23
• 發明（設計）人: 譚健
• 申請（專利權）人: 譚健
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/08;H01L27/092
• 代理公司: 上海光華專利事務所
• 代理人: 余明偉

技術領域

本發明涉及高壓金屬氧化物半導體晶體管(High?Voltage?Metal?Oxide?Semiconductor，HVMOS)及集成HVMOS與CMOS的半導體器件。

背景技術

互補型金屬氧化物半導體晶體管(CMOS，Complementary?Metal?Oxide?Semiconductor)器件被廣泛應用于微電子領域。通常用于邏輯器件、存儲器等。除CMOS外，許多能承受高于CMOS電壓的高壓半導體晶體管也被廣泛應用于微電子工業領域。其中最為常見的是各種類型的橫向擴散型金屬氧化物半導體晶體管(LDMOS，Laterally?Diffused?Metal?OxideSemiconductor)，除LDMOS外，還有漏極延長型金屬氧化物半導體晶體管(EDMOS，ExtendedDrain?Metal?Oxide?Semiconductor)，漏極兩次擴散型金屬氧化物半導體晶體管(DDD-MOS，Double?Diffused?Drain?Metal?Oxide?Semiconductor)等等。以上所有這些不同類型的高壓器件在本發明中將統稱為高壓金屬氧化物半導體晶體管(HVMOS，High?Voltage?Metal?OxideSemiconductor)。與CMOS一樣，HVMOS也分為兩類：一類是N型HVMOS，簡稱HVNMOS，另一類是P型HVMOS，簡稱HVPMOS。HVMOS通常用于微電子領域中的電源管理。電源管理是指一些電路組合用于控制電能的轉換和輸送到相應的負載。這個負載可以是任何芯片、系統或子系統，如微處理器芯片、浮點處理器、光學器件、微電機系統等。

CMOS工藝在數字技術的推動下，最小柵極線寬變得越來越小，氧化層厚度也相應越來越薄，這樣做使得單位面積上CMOS集成度越來越高，同時也使得相應的CMOS速度越來越快。HVMOS通常由于擊穿電壓遠遠高于CMOS，通常采用相對CMOS來說落后幾代的工藝。而且氧化層厚度也不同于標準的CMOS工藝。近幾年來有一種趨勢將CMOS和HVMOS集成到同一塊半導體襯底上。由于CMOS和HVMOS有各自不同的工藝，把它們集成到一起并不容易。通常集成到一起的CMOS和HVMOS擁有各自不同的氧化層厚度，也有不同的最小柵極線寬。而且往往是HVMOS的最小柵極線寬比CMOS的要大幾倍。

近來出現了一些HVMOS與CMOS擁有相同氧化層厚度的工藝，盡管如此，HVMOS的最小柵極線寬還是比CMOS大了幾倍。例如將12伏的HVMOS集成到0.35微米的CMOS工藝中，0.35微米工藝的CMOS最小線寬是0.35微米，但集成于同一工藝的12伏HVMOS最小線寬則是2.2微米，比CMOS最小線寬大了7倍。當HVMOS最小柵極線寬比CMOS大時，說明該HVMOS并沒有完全利用先進的CMOS工藝技術來優化HVMOS的指標。而只是完成了一個兩套工藝的簡單合并。由于HVMOS的溝道長，使得寄生電容大，這樣的HVMOS驅動起來須耗費大量的能量，導通關閉的速度也非常慢，因而開關頻率很低，如300千赫茲。另一方面，HVMOS的溝道長，使得溝道電阻大，單位面積也增大，設計同樣導通電阻的HVMOS所占芯片面積很大。盡管舊線程的晶圓片很便宜，最終單位芯片的成本卻不低。

發明內容

本發明的目的在于，提供一種新的HVMOS及集成HVMOS與CMOS的半導體器件。其設計能夠充分利用CMOS的先進工藝來優化高壓器件的各項性能指標，使得高壓器件導通電阻小，寄生電容低，開關速度快，開關頻率高，成本低。

本發明提供的HVMOS，包括一半導體襯底/外延層，一位于該襯底/外延層表面的溝道，以及位于該溝道上的一柵極，其特征在于還包括：一源/漏極，該源/漏極包含一位于所述溝道旁且緊挨著該溝道的輕摻雜區和一緊挨著該輕摻雜區的重摻雜區；另一源/漏極，該另一源/漏極包含一位于所述溝道旁且緊挨著該溝道的另一輕摻雜區和一緊挨著該另一輕摻雜區的重摻雜區；一與所述源/漏極及所述另一源/漏極摻雜類型相反的反向摻雜阱，該反向摻雜阱位于該溝道下方且不完全包含該溝道；一與所述源/漏極及所述另一源/漏極摻雜類型相反的另一反向摻雜阱，該另一反向摻雜阱位于所述另一源/漏極的另一輕摻雜區和所述反向摻雜阱之間，且完全保含所述反向摻雜阱所沒有包含的溝道部分。