[發明專利]一種參數可控制的多功能維特比譯碼的電路

無效

• 申請號: 200810070975.6
• 申請日: 2008-04-25
• 公開（公告）號: CN101272151A
• 公開（公告）日: 2008-09-24
• 發明（設計）人: 王世亮
• 申請（專利權）人: 王世亮
• 主分類號: H03M13/41
• 分類號: H03M13/41;H04L1/00
• 代理公司: 廈門南強之路專利事務所
• 代理人: 馬應森

1.一種參數可控制的多功能維特比譯碼的電路，其特征在于設有：

1)控制接口電路，控制接口電路用于可編參數控制數據輸入的接口部分，控制接口電路的輸入端接輸入的控制參數，控制參數由控制接口電路的輸入端寫入，控制接口電路輸入端接控制接口電路內部的寄存器，輸入的控制參數由控制接口電路輸入端寫入到控制接口電路內部的寄存器；

2)碼元填充轉換電路，碼元填充轉換電路輸入端接控制接口電路輸出端；

3)譯碼核心電路，譯碼核心電路的輸入端聯接碼元填充轉換電路的兩路輸出，碼元填充轉換電路的兩路輸出定義為“支路度量1”和“支路度量2”；

4)尋徑電路，尋徑電路設有一個存儲單元，用于存貯幸存路徑，尋徑電路的輸入端分別接控制接口電路的輸出端和譯碼核心電路的輸出端；

5)誤碼率監視電路，誤碼率監視電路設有編碼器、存儲器和比較電路，編碼器輸入端接尋徑電路的譯碼輸出端，編碼器的輸出信號經過增刪還原電路進行增刪操作后接比較電路，比較電路的輸入端分別接存儲器的輸出端和增刪還原電路的輸出端。

2.如權利要求1所述的一種參數可控制的多功能維特比譯碼的電路，其特征在于控制接口電路設有16位寄存器和綜合邏輯電路，控制接口電路輸入端接控制接口電路內部的16位寄存器，16位控制值代表了不同的譯碼和解壓參數并由此電路派生到相應的被控制單元；綜合邏輯電路產生寄存器的選通信號和數據讀出有效的信號，16位的輸入控制參數與16位的寄存器直接連接；控制接口電路中的綜合邏輯電路的輸出端直接與所有的寄存器使能端連接；所有的16位寄存器輸出端都連接到控制接口電路的輸出端；控制接口電路的兩個輸入端：rd_wt與reg_sel直接與綜合邏輯電路連接。

3.如權利要求1所述的一種參數可控制的多功能維特比譯碼的電路，其特征在于碼元填充轉換電路設有2個碼格式轉換電路、2個碼元填充電路、計數器、2個加法器和寄存器，寄存器的被譯碼的兩路信號輸出端接2個碼格式轉換電路，碼格式轉換電路的補碼格式信號輸出端接碼元填充電路，數據端symbol1與symbol2、控制端tran_start與tran_stop分別與4個寄存器連接；symbol1、symbol2的寄存器分別與各自的碼格式轉換電路連接；碼格式轉換電路的輸出與碼元填充電路連接；tran_start和tran_stop的寄存器輸出經過兩個門電路后產生的en與所有的寄存器的使能端連接；控制信號輸入punc與p_rate都與兩個碼元填充電路連接。

4.如權利要求1所述的一種參數可控制的多功能維特比譯碼的電路，其特征在于譯碼核心電路設有64個加比選電路、32個一位度量選擇單元、16個二位度量選擇單元、8個三位度量選擇單元、4個四位度量選擇單元、2個五位度量選擇單元、六位度量選擇單元、通用計數器、尋蹤計數器和邏輯電路，譯碼核心電路的輸入端連接碼元填充轉換電路的兩路支路度量輸出bm00與bm01，計數器的兩個輸出端都與64個加比選電路連接；64個加比選電路的輸出與所有度量選擇單元電路連接，32個一位度量選擇單元的輸出與16個二位度量選擇單元連接；16個二位度量選擇單元的輸出與8個三位度量選擇單元連接；8個三位度量選擇單元的輸出與4個四位度量選擇單元連接；4個四位度量選擇單元的輸出與2個五位度量選擇單元連接；2個五位度量選擇單元的輸出與1個六位度量選擇單元連接。

5.如權利要求1所述的一種參數可控制的多功能維特比譯碼的電路，其特征在于尋徑電路設有最大狀態判定電路、100×64的路徑存儲器、64選一和邏輯電路，在最大狀態判定電路中，設有讀寫計數器、邏輯電路、左右移位電路和選擇電路，最大狀態判定電路的狀態輸出與路徑存儲器的地址線連接；路徑存儲器的數據輸出端與一64位的寄存器連接；此寄存器的輸出與64選一電路連接；最大狀態判定電路的6位控制輸出與64選一電路連接；64選一電路的輸出與最大狀態判定電路連接。