[發明專利]一種實現高精度埋阻的方法及裝置

有效

• 申請號: 200810057562.4
• 申請日: 2008-02-03
• 公開（公告）號: CN101227800A
• 公開（公告）日: 2008-07-23
• 發明（設計）人: 王洪利
• 申請（專利權）人: 深圳華為通信技術有限公司
• 主分類號: H05K3/30
• 分類號: H05K3/30;H05K3/46
• 代理公司: 北京三高永信知識產權代理有限責任公司
• 代理人: 何文彬

技術領域

本發明涉及電子設備領域，特別涉及一種實現高精度埋阻的方法及裝置。

背景技術

平面埋阻技術是采用常規的印制板減成法生產工藝，將電阻集成于多層印制板內。平面埋阻技術以其高性能、低成本以及長期的穩定性成為電路設計中最為成熟的技術。平面埋阻技術運用具有以下優勢：電氣性能良好、埋阻密度較高、埋阻可靠性更好以及成本較低。埋阻結構圖如圖1所示由三層材料構成：銅箔層1(也可以是其它導體層)、鎳磷合金薄膜2(也可以是其它電阻層)和絕緣基材3。

現有技術提供了一種利用傳統PWB(Printed?Wire?Board，印刷線路板)曝光蝕刻工藝加工埋阻的方法，該方法的具體流程如下：

第一、在銅箔層1涂上光致抗蝕劑4，利用曝光和顯影技術得到復合圖，如圖2所示。

第二、蝕刻復合圖形以外的銅箔層1，然后蝕刻復合圖形以外的鎳磷合金薄膜2，清洗光致抗蝕劑4，得到埋阻寬度方向的成形尺寸，依次如圖3、圖4和圖5所示。

第四、將埋阻長度掩膜5覆蓋在復合圖形上，如圖6所示。

第五，蝕刻不需要的銅箔層1，清洗埋阻長度掩膜5，得到埋阻長度方向的成形尺寸，從而得到最終的埋阻，如圖7和圖8所示。

在實現本發明過程中，發明人發現現有技術中至少存在如下問題：

第一、現有埋阻加工流程中，無論是蝕刻埋阻的長度方向的成形尺寸還是蝕刻埋阻寬度方向的成形尺寸，需要蝕刻掉的銅箔層厚度較大，在蝕刻銅箔層時，會產生梯形效應，從而直接導致側向蝕刻尺寸成形的精度較差，影響最終成形的埋阻的阻值精度。

第二、現有埋阻加工流程中，需要嚴格控制銅箔層的厚度，但蝕刻不同厚度的銅箔層需要不同的工藝參數，這會導致工藝控制比較復雜。

發明內容

為了提高最終成形的埋阻的阻值精度，使埋阻加工工藝更容易控制，本發明實施例提供了一種實現高精度埋阻的方法及裝置。所述技術方案如下：

蝕刻預設埋阻圖形連接端子和非埋阻區域互連線路以外的導體層，得到埋阻長度方向的成形尺寸和非埋阻區域互連線路；

測量所述埋阻長度方向的成形尺寸；

根據所述測量的埋阻長度方向的成形尺寸計算修正的埋阻寬度方向的成形尺寸；

根據所述修正的埋阻寬度方向的成形尺寸，蝕刻電阻層，得到成形的埋阻。

一種實現高精度埋阻的裝置，所述裝置包括：

埋阻長度方向成形尺寸獲取模塊，用于蝕刻預設埋阻圖形連接端子和非埋阻區域互連線路以外的導體層，得到埋阻長度方向的成形尺寸和非埋阻區域互連線路；

測量模塊，用于測量所述得到的埋阻長度方向的成形尺寸；

埋阻寬度方向成形尺寸計算模塊，用于根據所述測量的埋阻長度方向的成形尺寸計算修正的埋阻寬度方向的成形尺寸；

埋阻寬度方向成形尺寸獲取模塊，用于根據所述修正的埋阻寬度方向的成形尺寸，蝕刻電阻層，得到成形的埋阻。

本發明所述技術方案通過蝕刻預設埋阻圖形連接端子和非埋阻區域互連線路圖形以外的導體層，得到埋阻長度方向的成形尺寸和非埋阻區域互連線路；再測量埋阻長度方向的成形尺寸，根據測量的埋阻長度方向的成形尺寸對埋阻寬度方向的成形尺寸進行修正，并根據修正的埋阻寬度方向的成形尺寸蝕刻電阻層，可以部分避免蝕刻所帶來的梯形效應，從而有助于提高最終成形的埋阻的阻值精度，使埋阻加工工藝更容易控制。

附圖說明

圖1是現有技術提供的埋阻材料組成結構圖；

圖2是現有技術提供的得到埋阻符合圖的示意圖；

圖3、圖4和圖5是現有技術提供的得到埋阻寬度方向成形尺寸的示意圖；

圖6是現有技術提供的埋阻寬度掩膜覆蓋在復合圖形上的示意圖；

圖7、圖8是現有技術提供的蝕刻埋阻長度方向的成形尺寸的示意圖；

圖9是本發明實施例提供的一種實現高精度埋阻的方法；

圖10、圖11是本發明實施例提供的蝕刻埋阻長度方向的成形尺寸的示意圖；

圖12是本發明實施例提供的埋阻區域與非埋阻區域互連線路的示意圖；

圖13和圖14是本發明實施例提供的蝕刻埋阻寬度方向的成形尺寸的示意圖；

圖15是本發明實施例提供的一種實現高精度埋阻的裝置的組成示意圖。

具體實施方式

為使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明實施方式作進一步地詳細描述。