[發(fā)明專利]基于FPGA設(shè)計(jì)的串行自適應(yīng)消噪模塊

無效

• 申請?zhí)枺?/td>: 200810052143.1
• 申請日: 2008-01-22
• 公開（公告）號(hào): CN101494448A
• 公開（公告）日: 2009-07-29
• 發(fā)明（設(shè)計(jì)）人: 胡勇;沈沖飛;崔紅巖;謝小波
• 申請（專利權(quán)）人: 中國醫(yī)學(xué)科學(xué)院生物醫(yī)學(xué)工程研究所
• 主分類號(hào): H03H21/00
• 分類號(hào): H03H21/00;H03H17/02;H03K19/173
• 代理公司: 天津盛理知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 王來佳

1.一種基于FPGA設(shè)計(jì)的串行自適應(yīng)消噪模塊，由信號(hào)轉(zhuǎn)換電路、μ值計(jì)算電路、LMS濾波器電路及輸出調(diào)整電路構(gòu)成，其特征在于：該LMS濾波器電路為串行LMS濾波器電路，信號(hào)轉(zhuǎn)換電路的兩個(gè)輸入端分別與原始信號(hào)s(n)及噪聲輸入信號(hào)r(n)相連接，信號(hào)轉(zhuǎn)換電路輸出轉(zhuǎn)換后的輸入信號(hào)s1(n)和參考信號(hào)r1(n)分別連接到串行LMS濾波器電路的兩個(gè)輸入端，該信號(hào)轉(zhuǎn)換電路輸出的縮小倍數(shù)b與μ值計(jì)算電路的輸入端相連接，該信號(hào)轉(zhuǎn)換電路輸出的調(diào)整信號(hào)m與輸出調(diào)整電路的一個(gè)輸入端相連接，μ值計(jì)算電路輸出的μ值連接到串行LMS濾波器電路的第三個(gè)輸入端，串行LMS濾波器電路的輸出信號(hào)y(n)連接到輸出調(diào)整電路的另一個(gè)輸入端，輸出調(diào)整電路輸出消除噪聲的信號(hào)Y(n)，所述的μ值計(jì)算電路由第二整數(shù)乘法器構(gòu)成，第二整數(shù)乘法器的兩個(gè)輸入端分別與一個(gè)常數(shù)a及信號(hào)轉(zhuǎn)換電路輸出的縮小倍數(shù)b相連接，其輸出值即為μ值，該μ值的計(jì)算公式如下：

μ＝b/a

其中：b是縮小倍數(shù)，a＝10～500。

2.根據(jù)權(quán)利要求1所述的基于FPGA設(shè)計(jì)的串行自適應(yīng)消噪模塊，其特征在于：所述的信號(hào)轉(zhuǎn)換電路包括噪聲信號(hào)轉(zhuǎn)換電路及原始信號(hào)轉(zhuǎn)換電路，其中：

(1).噪聲信號(hào)轉(zhuǎn)換電路包括第一緩存器、第一比較器、第一寄存器至第三寄存器、第一除法器、第一移位寄存器、第一計(jì)數(shù)器及第一整數(shù)乘法器，噪聲輸入信號(hào)r(n)分別連接到第一比較器的一個(gè)輸入端和第一緩存器的輸入端，第一緩存器的輸出端連接第一除法器的被除數(shù)端，第一比較器的輸出端與第一寄存器的輸入端相連接，第一寄存器的輸出端分別與第二寄存器的一個(gè)輸入端、第一比較器的另一個(gè)輸入端相連接，第一計(jì)數(shù)器的輸出端與第二寄存器的另一個(gè)輸入端相連接，第二寄存器的輸出端分別與第一除法器的除數(shù)端、第二除法器的除數(shù)端、第一整數(shù)乘法器的一個(gè)輸入端相連接，第一除法器的輸出端與第一移位寄存器的輸入端相連接，第一移位寄存器的一個(gè)輸出端連接第三寄存器，第一移位寄存器的第二個(gè)輸出端輸出縮小倍數(shù)b并與第一整數(shù)乘法器的另一個(gè)輸入端相連接，第三寄存器的輸出端輸出轉(zhuǎn)換后的參考信號(hào)r1(n)，第一整數(shù)乘法器的輸出端輸出調(diào)整信號(hào)m；

(2).原始信號(hào)轉(zhuǎn)換電路包括第二緩存器、第二除法器、第二移位寄存器及第四寄存器，原始信號(hào)s(n)連接到第二緩存器的輸入端，第二緩存器的輸出端連接到第二除法器的被除數(shù)端，第二除法器的除數(shù)端與噪聲信號(hào)轉(zhuǎn)換電路中的第二寄存器的輸出端相連接，該第二除法器的輸出端與第二移位寄存器輸入端相連接，第二移位寄存器的輸出端與第四寄存器的輸入端相連接，第四寄存器的輸出端輸出轉(zhuǎn)換后的輸入信號(hào)s1(n)。