[發明專利]具有高抗干擾能力的TD－SCDMA直放站同步方法及裝置

有效

• 申請號: 200810044642.6
• 申請日: 2008-06-06
• 公開（公告）號: CN101286793A
• 公開（公告）日: 2008-10-15
• 發明（設計）人: 馮云
• 申請（專利權）人: 芯通科技（成都）有限公司
• 主分類號: H04B7/26
• 分類號: H04B7/26;H04B1/707;H04B7/14
• 代理公司: 成都九鼎天元知識產權代理有限公司
• 代理人: 熊曉果;吳彥峰

1、?一種具有高抗干擾能力的TD-SCDMA直放站同步方法，其特征在于：在TD-SCDMA直放站系統中，當同步信號丟失時，在維持同步的時間內，需要嘗試所有的電壓判定門限，其同步方法為：

第一步，設置一個定時器，該定時器的定時時間至少大于等于一個子幀的長度，至少需要在一個子幀長度時間里嘗試一種電壓判定門限；

第二步，如果以當前電壓判定門限在定時器時間內無法識別到同步信號時，則當前的電壓判定門限加上ADC的最小有效位，如果此時電壓判定門限已經達到最大值，則為最小值重復第二步，識別到同步后進入到第三步；

第三步，成功檢測到同步信號后，按照同步信號的時間特征進行同步，并且維持該電壓判定門限，重復第三步，直到無法識別同步信號進入第四步；

第四步，在無法識別同步信號后，考慮到可能是偶發干擾情況，以當前電壓判定門限檢測同步，如果在N幀內仍舊無法檢測到同步，則進入第二步；否則進入第三步。

2、?一種具有高抗干擾能力的TD-SCDMA直放站同步裝置，其特征在于：射頻信號通過射頻耦合器，耦合一定量的射頻信號，輸出到射頻檢波器，射頻檢波器輸出對應的檢波模擬電壓信號到ADC轉換器，ADC轉換器將數字信號傳輸給FPGA，FPGA對ADC的采樣信號進行分析。

3、?根據權利要求1所述的具有高抗干擾能力的TD-SCDMA直放站同步裝置，其特征在于：所述FPGA通過ADC檢測電壓的數字信號，設定一個電壓判定門限，將高于這個門限的電壓定義為數字高，低于這個門限的電壓定義為數字低，通過對高低信號的時間特征，分析同步信號。

4、?根據權利要求1所述的具有高抗干擾能力的TD-SCDMA直放站同步裝置，其特征在于：所述FPGA在一定時間內沒有檢測到同步信號的時候，則逐步調整電壓判定門限，直到檢測到同步信號。