[發明專利]一種GGNMOS器件及其制造方法

有效

• 申請號: 200810044024.1
• 申請日: 2008-11-27
• 公開（公告）號: CN101740616A
• 公開（公告）日: 2010-06-16
• 發明（設計）人: 錢文生
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 顧繼光

技術領域

本發明涉及一種半導體集成電路的器件，特別是涉及一種MOS器件。

半導體制造

背景技術

GGNMOS(柵極接地的NMOS，Gate-Grounded?NMOS)是ESD(靜電放電， Electrostatic?Discharge)電路的基本組成元素，其靜電泄放能力決定著 ESD電路的性能。常規的GGNMOS工藝是在I/O?NMOS的基礎上修改器件結構 而形成，如適當增加溝道長度、增大漏端長度以及增加ESD離子注入等， 目的是適當降低觸發電壓(Vt1，又稱一次擊穿電壓)、調節維持電壓(Vsp) 和導通曲線斜率，將二次擊穿電壓(Vt2)調整到略大于觸發電壓。為了有 效觸發ESD器件，除了通過ESD離子注入降低漏端的觸發電壓外，還需要 有較大的GGNMOS溝道電阻。溝道內的摻雜是由其它器件特性和隔離特性所 決定，不能隨便改變，因此溝道電阻的增加只能通過增大漏端長度從而增 大源漏之間的距離來實現。但過長的漏端長度既增大了器件面積，又會過 多地降低導通曲線斜率，影響ESD泄放能力。

發明內容

本發明所要解決的技術問題是提供一種GGNMOS器件，該器件具有良好 的靜電泄放能力，并且具有較小的器件面積。

為解決上述技術問題，本發明GGNMOS器件包括：

P型硅襯底10，在該器件最下層；

深N阱11，在所述P型硅襯底10之上，所述深N阱11是在P型硅襯 底10中采用離子注入工藝注入N型雜質和高溫爐退火形成的；

P阱12，在所述深N阱11之上，所述P阱12內包括源極23、溝道22、 漏極24和ESD離子注入區18；

所述ESD離子注入區18在所述漏極24的最外側的下方；

柵氧化層13，在所述P阱的溝道22之上；

柵極21，在所述柵氧化層13之上；

氮化硅側墻16，在所述柵氧化層13和柵極21的兩側壁；

氮化硅阻擋層19，在所述漏極24的上方且在氮化硅側墻16和ESD離 子注入區18之間；

金屬硅化物20，在所述硅片表面未被氮化硅16、19覆蓋的區域。

上述NMOS器件的制造方法包括如下步驟：

第1步，在P型硅襯底10上采用離子注入工藝注入N型雜質，形成深 N阱11，再采用高溫爐退火；

第2步，在P型硅襯底10上采用離子注入工藝注入P型雜質，在所述 深N阱11上方形成P阱12；

第3步，在硅片表面生長一層氧化硅13，再淀積一層多晶硅14；

第4步，在硅片上采用光刻和刻蝕工藝形成多晶硅柵極21，接著在硅 片上采用輕摻雜離子注入工藝注入N型雜質，在柵極21的兩側形成輕摻雜 源注入區151和輕摻雜漏注入區152；

第5步，在硅片表面淀積一層氮化硅16，反刻該層氮化硅16在柵極 21的兩側壁留下氮化硅側墻16；

第6步，在硅片上采用源漏離子注入工藝注入N型雜質，在柵極21的 兩側形成源極23和漏極24；

第7步，在硅片上采用光刻和離子注入工藝在所述漏極24的最外側下 方注入P型雜質，形成ESD離子注入區18；

第8步，在硅片表面淀積一層氮化硅19，然后采用光刻和刻蝕工藝僅 保留漏極24之上且在氮化硅側墻16和ESD離子注入區18之間的氮化硅19；

第9步，在硅片表面淀積難熔金屬，接著進行高溫退火處理，在未被 氮化硅16、19覆蓋的區域形成金屬硅化物20。

本發明設計了一種深N阱內的GGNMOS器件，在器件所有尺寸不變的情 況下，可以顯著增大溝道電阻，實現GGNMOS的良好觸發，并將器件維持在 較小的尺寸范圍，節約芯片面積。本發明的核心是將GGNMOS器件放在深N 阱中，而不是象常規GGNMOS器件做在P型襯底上。其優點是：1、深N阱 的磷原子外擴散補償了部分P阱的硼原子，降低了有效P阱濃度，增加了 溝道電阻，改善GGNMOS的觸發效果；2、由于深N阱隔離了P阱和P型襯 底，減小了源漏電流的流過截面積，進一步增大了溝道電阻。

附圖說明

下面結合附圖和實施例對本發明作進一步詳細的說明：

圖1i是本發明所述GGNMOS器件的剖面示意圖；