[發(fā)明專利]多晶硅薄膜及柵極的形成方法

有效

• 申請?zhí)枺?/td>: 200810041809.3
• 申請日: 2008-08-15
• 公開（公告）號: CN101651094A
• 公開（公告）日: 2010-02-17
• 發(fā)明（設(shè)計）人: 涂火金;范建國;劉培芳;蔡丹華;王海峰
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/205
• 分類號: H01L21/205;H01L21/28
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司
• 代理人: 董立閩;李 麗

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，特別涉及一種多晶硅薄膜及柵極的形成方法。

背景技術(shù)

多晶硅薄膜在集成電路領(lǐng)域中具有多種重要的應(yīng)用價值，其可以用于制作金屬氧化物半導(dǎo)體晶體管(MOS，Metal?Oxide?SemiconductorTransistor)的柵極，二極管的射極，也可以用于制作動態(tài)隨機存取存儲器(DRAM，Dynamic?Random?Access?Memory)中電容的上、下極板，靜態(tài)隨機存取存儲器(SRAM，Static?Random?Access?Memory)中的負(fù)載電阻等。其中，多晶硅薄膜的形成質(zhì)量對各種器件的性能都有著重要的影響。

以多晶硅薄膜在金屬氧化物半導(dǎo)體晶體管的應(yīng)用為例。金屬氧化物半導(dǎo)體晶體管是集成電路中一種重要的基本元器件，其主要由半導(dǎo)體襯底、柵氧化層、多晶硅柵極、柵極側(cè)壁層和源/漏摻雜區(qū)組成。圖1和2為說明現(xiàn)有的MOS器件制作方法的器件剖面示意圖，其中，圖1為現(xiàn)有的沉積多晶硅薄膜后的器件剖面示意圖，如圖1所示，首先，在襯底101上形成柵氧化層102，然后，沉積一層多晶硅薄膜103。

圖2為現(xiàn)有的形成MOS器件后的器件剖面示意圖，如圖2所示，先刻蝕多晶硅薄膜103形成多晶硅柵極；接著，進(jìn)行第一離子注入和相應(yīng)的熱退火處理，以降低多晶硅柵極的電阻值，并在柵極兩側(cè)形成輕摻雜源/漏區(qū)(LDD，Lightly?Doped?Drain-Source)107；再接著，沉積柵極側(cè)壁介質(zhì)層，刻蝕形成柵極側(cè)壁層104；最后，以柵極和柵極側(cè)壁層104為掩膜進(jìn)行第二離子注入，形成源/漏區(qū)105和106。

其中，所謂離子注入是利用離子注入設(shè)備將特定的雜質(zhì)原子(Dopant)以離子加速的方式注入到半導(dǎo)體晶體內(nèi)，再通過熱退火處理將注入的雜質(zhì)激活，實現(xiàn)對半導(dǎo)體的摻雜，進(jìn)而改變器件的電性能的。上述多晶硅柵極的電阻值主要就是由后面進(jìn)行的離子注入工藝及相應(yīng)的熱退火工藝決定的。

不同的器件對多晶硅柵極的電阻值有著不同的要求，通?？梢酝ㄟ^采用不同的離子注入工藝條件來滿足各種器件的不同要求。但是，實際生產(chǎn)中，由于不同設(shè)備之間、不同批次之間以及同一批次不同位置的工藝結(jié)果會存在一定的差異，即使按照預(yù)先實驗確定的工藝條件進(jìn)行操作，實際得到的多晶硅柵極電阻值也往往會出現(xiàn)偏離預(yù)定值的情況。

雖然這一偏離值通常不會大，但對于對工藝控制要求越來越嚴(yán)格、越來越精密的集成電路制造而言，仍有可能會偏離工藝可容忍的范圍，使得產(chǎn)品的成品率下降。

此時，如果通過調(diào)節(jié)離子注入工藝條件來進(jìn)行糾正，一方面離子注入工藝條件的變化引起的電阻值的變化量通常較大，要實現(xiàn)電阻值的微調(diào)費時且不易實現(xiàn)；另一方面其相應(yīng)的熱退火工藝也需要進(jìn)行適應(yīng)性的調(diào)整，會帶來較多額外的工作。

2006年3月15日公開的公開號為CN1747135A的中國專利申請?zhí)岢隽艘环N改善柵極多晶硅層電阻值的方法，該方法利用硅、鍺或氟離子對柵極結(jié)構(gòu)的柵極非晶硅層進(jìn)行離子注入，并利用退火工藝來緩和輕摻雜所造成的半導(dǎo)體襯底的損傷，同時使柵極非晶硅層成長形成較大的硅晶粒結(jié)構(gòu)，以達(dá)到降低柵極多晶硅層的電阻值的目的。但是，該方法不僅操作較為復(fù)雜，而且并不能實現(xiàn)對柵極電阻值有效微調(diào)。

發(fā)明內(nèi)容

本發(fā)明提供一種多晶硅薄膜及柵極的形成方法，可以方便地對多晶硅薄膜的電阻值進(jìn)行微調(diào)，改善了現(xiàn)有的制造工藝中常出現(xiàn)的多晶硅薄膜或柵極的電阻值偏離設(shè)定值的現(xiàn)象。

為達(dá)到上述目的，本發(fā)明提供一種多晶硅薄膜的形成方法，包括步驟：

提供襯底；

將所述襯底放入沉積室內(nèi)；

根據(jù)預(yù)定的多晶硅薄膜的電阻調(diào)節(jié)值確定反應(yīng)氣體通入時的流量上升時間；

按照所述流量上升時間向所述沉積室內(nèi)通入反應(yīng)氣體，在所述襯底上沉積多晶硅薄膜；

取出所述襯底。

本發(fā)明具有相同或相應(yīng)技術(shù)特征的一種柵極的形成方法，包括步驟：

提供襯底，且所述襯底上已形成柵氧化層；

將所述襯底放入沉積室內(nèi)；

根據(jù)預(yù)定的多晶硅薄膜的電阻調(diào)節(jié)值確定反應(yīng)氣體通入時的流量上升時間；

按照所述流量上升時間向所述沉積室內(nèi)通入反應(yīng)氣體，在所述襯底上沉積多晶硅薄膜；

取出所述襯底；

對所述襯底進(jìn)行柵極圖形化處理；

刻蝕所述多晶硅薄膜及柵氧化層，形成柵極。

與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點：