[發(fā)明專利]淺溝槽內(nèi)絕緣層高度的確定方法

有效

• 申請(qǐng)?zhí)枺?/td>: 200810040567.6
• 申請(qǐng)日: 2008-07-15
• 公開（公告）號(hào): CN101630654A
• 公開（公告）日: 2010-01-20
• 發(fā)明（設(shè)計(jì)）人: 趙猛;王津洲
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司
• 主分類號(hào): H01L21/762
• 分類號(hào): H01L21/762;H01L21/66
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 李 麗

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及淺溝槽內(nèi)絕緣層高度的確定方法。

背景技術(shù)

隨著集成電路尺寸的減小，構(gòu)成電路的器件必須更密集地放置，以適應(yīng) 芯片上可用的有限空間。由于目前的研究致力于增大半導(dǎo)體襯底的單位面積 上有源器件的密度，所以電路間的有效絕緣隔離變得更加重要。

淺溝槽隔離(STI)技術(shù)擁有多項(xiàng)的工藝及電性隔離優(yōu)點(diǎn)，包括可減少占 用晶圓表面的面積同時(shí)增加器件的集成度，保持表面平坦度及較少通道寬度 侵蝕等。因此，目前0.18μm以下的元件例如MOS電路的有源區(qū)隔離層已大多 采用淺溝槽隔離工藝來制作。具體工藝步驟如下：

參考圖1，用熱氧化法在半導(dǎo)體襯底100上形成墊氧化層102，所述墊氧化 層102的材料為氧化硅；用化學(xué)氣相沉積法在墊氧化層102上形成腐蝕阻擋層 104，所述腐蝕阻擋層104的材料為氮化硅；用化學(xué)氣相沉積法在腐蝕阻擋層 104上形成抗反射層106；用旋涂法在抗反射層106上形成光刻膠層108，經(jīng)過 曝光顯影工藝，定義淺溝槽圖形109。

如圖2所示，以光刻膠層108為掩膜，用干法刻蝕法刻蝕抗反射層106和腐 蝕阻擋層104至露出墊氧化層102，形成與后續(xù)淺溝槽位置對(duì)應(yīng)的開口；灰化 法去除光刻膠層108，用濕法刻蝕法去除殘留光刻膠層108及抗反射層106；然 后，以腐蝕阻擋層104為掩膜，沿開口，用干法刻蝕法刻蝕墊氧化層102和半 導(dǎo)體襯底100，形成淺溝槽110。

接著，參考圖3，用熱氧化法在淺溝槽110的底部與側(cè)壁形成襯氧化層112， 所述襯氧化層112的材料一般為氧化硅；通過用高密度等離子體化學(xué)氣相沉積 法(HDPCVD)在腐蝕阻擋層104上形成絕緣層114，且絕緣層114填充滿淺溝槽 110，所述絕緣層的材料為氧化硅；對(duì)絕緣層114進(jìn)行平坦化處理，如采用化 學(xué)機(jī)械拋光工藝清除腐蝕阻擋層104上的絕緣層114。

如圖4所示，去除腐蝕阻擋層104和墊氧化層102，形成由淺溝槽內(nèi)的襯氧 化層112及絕緣層114構(gòu)成的淺溝槽隔離結(jié)構(gòu)115，去除腐蝕阻擋層104和墊氧 化層102的工藝一般采用濕法刻蝕。

在中國(guó)專利申請(qǐng)03825402還可以發(fā)現(xiàn)更多與上述技術(shù)方案相關(guān)的信息， 形成淺溝槽隔離結(jié)構(gòu)。

現(xiàn)有技術(shù)形成淺溝槽隔離結(jié)構(gòu)過程中，在用化學(xué)機(jī)械拋光法平坦化淺溝 槽內(nèi)絕緣層時(shí)，不能確定絕緣層的高度為多少合適，當(dāng)高度過低時(shí)，淺溝槽 邊緣的凹陷就會(huì)很大，就會(huì)導(dǎo)致結(jié)漏電增大；而高度過高的話，容易使淺溝 槽內(nèi)襯氧化層與半導(dǎo)體襯底界面的機(jī)械應(yīng)力增大，進(jìn)而導(dǎo)致漏電流增大；同 時(shí)對(duì)臨界尺寸小的NMOS器件的電學(xué)特性產(chǎn)生不利影響。

發(fā)明內(nèi)容

本發(fā)明解決的問題是提供一種淺溝槽內(nèi)絕緣層高度的確定方法，防止漏 電流過大，以及對(duì)臨界尺寸小的NMOS器件的電學(xué)特性產(chǎn)生不利影響。

為解決上述問題，本發(fā)明一種淺溝槽內(nèi)絕緣層高度的確定方法，包括下 列步驟：提供絕緣層高度不同的淺溝槽隔離結(jié)構(gòu)，在淺溝槽隔離結(jié)構(gòu)上橫跨 有柵極；在柵極上加固定值的電壓，測(cè)量淺溝槽隔離結(jié)構(gòu)上電場(chǎng)；將最小電 場(chǎng)值對(duì)應(yīng)的淺溝槽內(nèi)絕緣層高度選定為最佳值。

可選的，所述淺溝槽隔離結(jié)構(gòu)上的電場(chǎng)為淺溝槽內(nèi)絕緣層與半導(dǎo)體襯底 表面交合處的電場(chǎng)或淺溝槽內(nèi)壁處的電場(chǎng)。

可選的，所述固定值的電壓為1.5V～3.5V。所述固定值的電壓為 2.5V～3.3V。

可選的，所述柵極材料為多晶硅。

與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)：通過在柵極上加固定值電壓后， 得到器件寬度方向上淺溝槽結(jié)構(gòu)的電場(chǎng)分布與淺溝槽內(nèi)絕緣層高度的關(guān)系。 選取最佳的絕緣層高度，能使淺溝槽邊緣的凹陷程度最佳，產(chǎn)生的漏電流最 小；并且減小了器件寬度方向上淺溝槽結(jié)構(gòu)對(duì)溝道中的電場(chǎng)分布的影響。

附圖說明

圖1至圖4是現(xiàn)有技術(shù)形成淺溝槽隔離結(jié)構(gòu)的示意圖；

圖5是本發(fā)明確定淺溝槽內(nèi)絕緣層高度的具體實(shí)施方式流程圖；

圖6至圖7是本發(fā)明確定淺溝槽內(nèi)絕緣層高度的結(jié)構(gòu)示意圖；

圖8是本發(fā)明淺溝槽隔離結(jié)構(gòu)凹陷處電場(chǎng)與淺溝槽內(nèi)絕緣層高度的關(guān)系 曲線；

圖9是本發(fā)明淺溝槽隔離結(jié)構(gòu)內(nèi)壁電場(chǎng)與淺溝槽內(nèi)絕緣層高度的關(guān)系曲 線。

具體實(shí)施方式