[發明專利]用以減少暗電流的ONO側墻刻蝕工藝

有效

• 申請號: 200810040366.6
• 申請日: 2008-07-08
• 公開（公告）號: CN101625996A
• 公開（公告）日: 2010-01-13
• 發明（設計）人: 霍介光;楊建平
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/146
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 李 麗

技術領域

本發明涉及集成電路及半導體器件的制造工藝，更具體地，本發明提供了一種制造CMOS圖像傳感器的方法和結構，所述CMOS圖像傳感器為先進應用降低了暗電流。但是應該認識到本發明具有更廣的應用范圍。

背景技術

集成電路已經從制造在單個硅芯片上的少量互連器件發展到數百萬個器件。常規集成電路具有遠超過原來設想的性能和復雜性。為了實現復雜性和電路密度(即，能封裝到給定芯片面積上的器件數目)的改進，亦稱為器件“幾何尺寸”的最小器件特征的尺寸也隨著每代集成電路變得越來越小。

增加電路密度不僅改善集成電路的復雜性和性能，而且為消費者提供較低成本的部件。集成電路或芯片的制造設備可花費數億或甚至數十億美元。各個制造設備將具有一定的晶片生產能力，并且各個晶片會在其上具有若干集成電路。因此，通過使得集成電路的單個器件更小，可以在每個晶片上制造更多的器件，因此增加制造設備的產出。使器件更小非常具有挑戰性，這是因為集成電路構造中使用的每個工藝具有限制。即，給定工藝通常僅能加工小至一定的特征尺寸，然后需要改變工藝或器件布局。

這種限制的一個例子是在圖像傳感器方面特別是消費者應用方面。隨著對像素靈敏度和像素密度的要求的增加，像素布局和相關的集成電路的設計變得越來越重要。在本發明的整個說明書中特別是下文中會更詳細地說明這些及其他限制。

綜上所述，需要一種改進的制造半導體器件的方法。

發明內容

根據本發明的實施例，提供了一種形成CMOS圖像傳感器的方法。更具體地，本發明提供了一種具有較低暗電流的CMOS圖像傳感器的制造方法和結構。但是應該認識到，本發明具有更廣的應用范圍。例如，所述方法可以被應用到制造其他集成電路中，比如邏輯器件、存儲器件和其他器件等。

在一個特定的實施例中，本發明提供了一種形成具有較低暗電流的CMOS圖像傳感器的方法，包括：提供半導體襯底，所述半導體襯底可以是單晶硅、絕緣體上硅、硅鍺等等，所述半導體襯底具有表面區域和為P型摻雜；所述方法包括形成覆蓋半導體襯底的表面區域的柵氧化層；所述方法包括形成覆蓋柵氧化層的第一部分的第一柵結構；所述方法還包括在半導體襯底的一部分形成N型摻雜區域，以在N型區域與P型區域之間形成光電二極管器件；所述方法包括形成覆蓋第一柵結構的毯式側墻層(Blanket?spacerlayer)，所述側墻層依次包括氧化層-氮化層-氧化層(ONO)結構；所述方法還利用毯式側墻層為第一套器件形成一個或者多個側墻結構，同時至少保留氧化層-氮化層-氧化層的部分二氧化硅層于光電二極管層上。

通過本發明可以獲得很多勝過傳統技術的益處。例如，本發明技術提供了一種依賴于現有技術的易于使用的工藝。在一些實施例中，所述方法提供了更高的器件可靠性和性能。基于該實施例，還可以得到一個或者更多的優點。在本發明的整個說明書中特別是下文中會更詳細地說明這些及其他優點。

本發明通過毯式側墻層刻蝕工藝，至少保留氧化層-氮化層-氧化層結構中的部分二氧化硅層于光電二極管區域上，覆蓋光電二極管區域的氧化層防止刻蝕過程對柵氧化層或者硅和柵氧化層的界面區域造成損傷，減少了刻蝕過程中在光電二極管區域的柵氧化層以及柵氧化層/襯底界面上產生的缺陷，因而故減少了CMOS圖像傳感器中暗電流的產生，改進了像素的傳感性能。

參考詳細的說明書和隨后的附圖可以更完整地理解本發明的各個附加的目的、特征和優點。

附圖說明

圖1為現有的制造CMOS圖像傳感器的方法的簡化示意圖；

圖2為根據本發明的一個實施例的形成CMOS圖像傳感器的示例方法的簡化流程示意圖；

圖3至圖9為根據本發明的一個實施例的形成CMOS圖像傳感器的方法的簡化示意圖；

圖10為根據本發明的一個實施例的比較光電二極管結漏電流的曲線圖。

具體實施方式

根據本發明，提供了涉及集成電路及半導體器件制造的工藝的技術。特別地，本發明提供了一種制造CMOS圖像傳感器集成電路器件的方法。更具體地，本發明提供了一種制造具有較低暗電流的CMOS圖像傳感器的方法。但是應該認識到根據本發明的實施例具有更為廣泛的應用范圍。本發明的詳細內容可以通過本說明書，特別下文獲得。