[發(fā)明專利]編程電壓控制的復(fù)位閃存

無效

• 申請(qǐng)?zhí)枺?/td>: 200810040233.9
• 申請(qǐng)日: 2008-07-04
• 公開（公告）號(hào): CN101339949A
• 公開（公告）日: 2009-01-07
• 發(fā)明（設(shè)計(jì)）人: 曹子貴;張博
• 申請(qǐng)（專利權(quán)）人: 上海宏力半導(dǎo)體制造有限公司
• 主分類號(hào): H01L27/115
• 分類號(hào): H01L27/115;H01L29/788;H01L29/423
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所
• 代理人: 屈蘅

技術(shù)領(lǐng)域

本發(fā)明涉及一種復(fù)位閃存，且特別涉及一種編程電壓控制的復(fù)位閃存。

背景技術(shù)

閃存以其便捷，存儲(chǔ)密度高，可靠性好等優(yōu)點(diǎn)成為非揮發(fā)性存儲(chǔ)器中研究的熱點(diǎn)。從二十世紀(jì)八十年代第一個(gè)閃存產(chǎn)品問世以來，隨著技術(shù)的發(fā)展和各類電子產(chǎn)品對(duì)存儲(chǔ)的需求，閃存被廣泛用于手機(jī)，筆記本，掌上電腦和U盤等移動(dòng)和通訊設(shè)備中，閃存為一種非易變性存儲(chǔ)器，其運(yùn)作原理是通過改變晶體管或存儲(chǔ)單元的臨界電壓來控制門極通道的開關(guān)以達(dá)到存儲(chǔ)數(shù)據(jù)的目的，使存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)不會(huì)因電源中斷而消失，而閃存為電可擦除且可編程的只讀存儲(chǔ)器的一種特殊結(jié)構(gòu)。如今閃存已經(jīng)占據(jù)了非揮發(fā)性半導(dǎo)體存儲(chǔ)器的大部分市場份額，成為發(fā)展最快的非揮發(fā)性半導(dǎo)體存儲(chǔ)器，然而現(xiàn)有的閃存在邁向更高存儲(chǔ)密度的時(shí)候，由于受到編程電壓的限制，通過縮小器件尺寸來提高存儲(chǔ)密度將會(huì)面臨很大的挑戰(zhàn)，因而研制高存儲(chǔ)密度的閃存是閃存技術(shù)發(fā)展的重要推動(dòng)力。

發(fā)明內(nèi)容

為了克服現(xiàn)有技術(shù)中通過縮小器件尺寸來提高存儲(chǔ)密度遇到問題，本發(fā)明提供了一種由編程進(jìn)入浮柵電荷的多少來實(shí)現(xiàn)信息存儲(chǔ)的復(fù)位閃存。

根據(jù)上述技術(shù)要求，本發(fā)明采用以下技術(shù)方案：

一種編程電壓控制的復(fù)位閃存，其包括：第一交界區(qū)域和第二交界區(qū)域，位于基底的兩端，第三交界區(qū)域，位于所述基底中間，第一源極和第二源極，與所述基底相連，交界處分別位于所述第一交界區(qū)域和所述第二交界區(qū)域的中間位置，漏極與所述基底相連，交界處位于所述第三交界區(qū)域的中間位置，第一區(qū)域三柵，包括第一控制柵、第一浮柵和第一可編程?hào)牛幱谒龅谝辉礃O和所述漏極之間，所述第一控制柵位于所述第一浮柵的一側(cè)，所述第一控制柵與所述第一浮柵皆和所述基底相連，所述第一可編程?hào)藕退龅谝桓畔噙B，第二區(qū)域三柵，包括第二控制柵、第二浮柵和第二可編程?hào)牛幱谒龅诙礃O和所述漏極之間，所述第二控制柵位于所述第二浮柵的一側(cè)，所述第二控制柵與所述第二浮柵皆和所述基底相連，所述第二可編程?hào)藕退龅诙畔噙B。

進(jìn)一步的，第一溝道在所述基底內(nèi)，位于所述第一交界區(qū)和所述第三交界區(qū)之間，緊挨所述第一浮柵。

進(jìn)一步的，所述第一浮柵與所述基底中的所述第一溝道間以一氧化層分離。

進(jìn)一步的，第二溝道在所述基底內(nèi)，位于所述第二交界區(qū)和所述第三交界區(qū)之間，緊挨所述第二浮柵。

進(jìn)一步的，所述第二浮柵與所述基底中的所述第二溝道間以一氧化層分離。

進(jìn)一步的，復(fù)位閃存采用多晶硅作為存儲(chǔ)區(qū)，通過不同的編程電壓來控制熱電子注入多晶硅層的數(shù)量。

本發(fā)明編程電壓控制的復(fù)位閃存，制作工藝簡單，結(jié)構(gòu)設(shè)計(jì)合理，解決了工藝上由于受到編程電壓限制，通過縮小器件尺寸來提高存儲(chǔ)密度而面臨的困難。

附圖說明

圖1為本發(fā)明編程電壓控制的復(fù)位閃存的結(jié)構(gòu)示意圖；

圖2為本發(fā)明編程電壓控制的復(fù)位閃存的從右側(cè)存儲(chǔ)單元寫入的實(shí)施例結(jié)構(gòu)示意圖；

圖3為本發(fā)明編程電壓控制的復(fù)位閃存的從左側(cè)存儲(chǔ)單元寫入的實(shí)施例結(jié)構(gòu)示意圖；

圖4為本發(fā)明編程電壓控制的復(fù)位閃存的存儲(chǔ)單元讀入的實(shí)施例結(jié)構(gòu)示意圖；

圖5為本發(fā)明編程電壓控制的復(fù)位閃存的存儲(chǔ)單元清零的實(shí)施例結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)發(fā)明作進(jìn)一步的描述。

圖1為本發(fā)明編程電壓控制的復(fù)位閃存的結(jié)構(gòu)示意圖，第一交界區(qū)域10和第二交界區(qū)域12，位于基底1的兩端，第三交界區(qū)域11，位于所述基底1中間，第一源極21和第二源極22，與所述基底1相連，交界處分別位于所述第一交界區(qū)域10和所述第二交界區(qū)域12的中間位置，漏極23與所述基底1相連，交界處位于所述第三交界區(qū)域11的中間位置，第一區(qū)域三柵，包括第一控制柵31、第一浮柵33和第一可編程?hào)?5，所述第一區(qū)域三柵皆處于所述第一源極21和所述漏極23之間，所述第一控制柵31位于所述第一浮柵33的一側(cè)，所述第一控制柵31與所述第一浮柵33皆和所述基底1相連，所述第一可編程?hào)?5和所述第一浮柵33相連，第二區(qū)域三柵，包括第二控制柵32、第二浮柵34和第二可編程?hào)?6，所述第二區(qū)域三柵皆處于所述第二源極22和所述漏極23之間，所述第二控制柵32位于所述第二浮柵34的一側(cè)，所述第二控制柵32與所述第二浮柵34皆和所述基底1相連，所述第二可編程?hào)?6和所述第二浮柵34相連。

第一溝道40在所述基底1內(nèi)，位于所述第一交界區(qū)域10和所述第三交界區(qū)域11之間，緊挨所述第一浮柵33。