[發明專利]刻蝕閃存中介電存儲層的方法

有效

• 申請號: 200810040226.9
• 申請日: 2008-07-04
• 公開（公告）號: CN101621033A
• 公開（公告）日: 2010-01-06
• 發明（設計）人: 李雪;許宗能;楊海玩;吳佳特
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247;H01L21/311
• 代理公司: 上海翼勝專利商標事務所(普通合伙)
• 代理人: 翟 羽

【技術領域】

本發明涉及集成電路制造領域，尤其涉及刻蝕閃存中介電存儲層的方法。

【背景技術】

在集成電路制造領域，隨著集成電路的特征尺寸不斷降低，芯片集成度不斷提高，傳統的生產模式、工藝材料以及器件模型等均面臨諸多挑戰。

閃存是一種常見的存儲器，主要通過介電存儲層存儲電荷，實現數據的存儲和交換。典型的閃存芯片通常包括存儲單元和控制單元。存儲單元中用于實現電荷的讀寫和存儲，因此存儲單元中的柵結構具有雙層介質結構和雙層導電結構。而控制單元通過由若干個晶體管形成的控制電路，實現對存儲單元工作狀態的控制，因此控制單元中的晶體管的柵極只具有一層導電結構?，F有技術中，通常是首先在半導體襯底表面形成雙層介質結構，然后將控制單元區中雙層介質結構中遠離半導體襯底的一層刻蝕除去，使置于該介質層上下的兩層導電層相互導通，從而在控制單元中形成只有一層導電結構的柵極。

附圖1所示為現有技術一種在采用自對準淺溝槽隔離(STI)技術制作閃存的工藝中，刻蝕介電存儲層的工藝流程圖，通常包括如下步驟：步驟S10，提供半導體襯底以及依次位于半導體襯底上的柵介質層、第一半導體層，位于柵介質層、第一半導體層以及半導體襯底內的淺溝槽；布置于第一半導體層與淺溝槽的遠離半導體襯底表面的連續的介電存儲層、第二半導體層，以及具有開口結構的硬掩模層；步驟S11，以硬掩模層作為阻擋層，刻蝕第二半導體層，至露出介電存儲層；步驟S12，以第二半導體層為阻擋層，干法刻蝕介電存儲層和硬掩模層。

附圖2至附圖4所示為現有技術在采用自對準淺溝槽隔離(STI)技術制作閃存的工藝中，刻蝕介電存儲層的實施步驟示意圖。

附圖2所示，參考步驟S10，提供半導體襯底100以及依次位于半導體襯底100上的柵介質層121、122、123和第一半導體層131、132、133，位于柵介質層121、122、123和第一半導體層131、132、133以及半導體襯底100內的淺溝槽111和112；布置于第一半導體層131、132、133與淺溝槽111和112的遠離半導體襯底100表面的連續的介電存儲層140、第二半導體層150，以及具有開口結構的硬掩模層160。

上述結構是制作閃存的過程中的中間結構，包括存儲單元區A11和控制單元區A12。柵介質層121、122以及第一半導體層131、132位于存儲單元區A11中，柵介質層123以及第一半導體層133位于存儲單元區A12中，圖形化的硬掩模層160在控制單元區A12中形成有開口，所述開口可以位于控制單元區A12中的任意位置。

附圖3所示，參考步驟S11，以硬掩模層160作為阻擋層，通過位于控制單元區A12中的開口，刻蝕第二半導體層150，至露出介電存儲層140。此步驟將硬掩模層160上的圖形轉移至第二半導體層150中。

附圖4所示，參考步驟S12，以第二半導體層150為阻擋層，采用干法刻蝕的方法刻蝕介電存儲層140和硬掩模層160。此步驟的主要目的在于將控制單元區A12中的介電存儲層140位于開口下方的部分刻蝕除去。由于硬掩模層160的圖形已經轉移至第二半導體層130之中，因此需要將存儲單元區A11和控制單元區A12的硬掩模層160除去。硬掩模層160與介電存儲層140的材料通常都是氧化硅和氮化硅，因此，該步驟的另一個目的是將硬掩模層160除去。

上述方法中，介電存儲層140與硬掩模層160采用同一步干法刻蝕工藝除去。由于在自對準STI工藝中，硬掩模層在STI結構112的上方的表面并不平整，存在凹陷，因此，第二半導體層150會發生凹陷，在后續生長硬掩模層160時，由于填補了凹陷，因此凹陷處硬掩模層160的厚度勢必大于其他部位。因此，在采用干法刻蝕的情況下，要徹底除去硬掩模層160，特別是第二半導體層150發生凹陷部位的硬掩模層160，勢必要延長干法刻蝕的時間，而延長刻蝕時間會對第二半導體層150的凹陷邊緣的尖角部分造成一定程度的腐蝕，嚴重時上述位置的第二半導體層150可以全部被除去，影響后續工藝的繼續進行。如附圖5所示，為第二半導體層遭到破壞之后的掃描電鏡照片，圈出的位置即為遭到破壞的第二半導體層。

【發明內容】

本發明所要解決的技術問題是，提供一種刻蝕閃存中介電存儲層的方法，可以避免干法刻蝕介電存儲層和硬掩模層的工藝中對位于硬掩模層下面的半導體層造成的損傷。