[發(fā)明專利]去除氮化硅薄膜的干法蝕刻方法有效
| 申請?zhí)枺?/td> | 200810037676.2 | 申請日: | 2008-05-20 |
| 公開(公告)號: | CN101587836A | 公開(公告)日: | 2009-11-25 |
| 發(fā)明(設計)人: | 黃敬勇;鐘鑫生;朱海波;方文強 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/311 | 分類號: | H01L21/311 |
| 代理公司: | 上海思微知識產權代理事務所 | 代理人: | 屈 蘅;李時云 |
| 地址: | 2012*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 去除 氮化 薄膜 蝕刻 方法 | ||
技術領域
本發(fā)明涉及半導體非易失性存儲器件制作時的干法蝕刻方法,具體地說,涉及一種去除氮化硅薄膜的干法蝕刻方法。
背景技術
閃存是一種非易失存儲器,其在系統(tǒng)斷電的情況下,依然能夠存儲電荷。閃存的存儲單元是一個MOS管,但其構造和一般的MOS管略有不同。閃存MOS管的結構如圖1所示,該閃存MOS管區(qū)域1的結構自下而上包括硅襯底10、門極氧化層11、浮柵12、極間氧化層13和控制柵極(未圖示)。浮柵12是由氮化硅(Si3N4)薄膜制成,用于存儲電荷。門極氧化層11和極間氧化層13均為二氧化硅(SiO2)薄膜。
一般同一晶圓上需要制作多種半導體器件,不同半導體器件功能不同,各部分的參數(shù)要求也就不同。為了制作不同厚度的門極氧化層,各個半導體器件的門極氧化層要分開制作。制作時,為了在除閃存MOS管區(qū)域1外制作其他半導體器件,需要將其他半導體器件區(qū)域2對應的氧化層薄膜和氮化硅薄膜去除(參閱圖2)。圖2是在各薄膜去除過程中其他半導體器件區(qū)域2的結構示意圖。在薄膜去除過程中:首先采用濕法蝕刻將極間氧化層所在的氧化層薄膜23去除;然后采用干法蝕刻去除氮化硅薄膜22以及部分門極氧化層所在的氧化層薄膜21;最后采用濕法蝕刻去除剩余的門極氧化層所在的氧化層薄膜21。對晶圓進行清洗、干燥步驟后,在非閃存MOS管區(qū)域制作其他器件的門極氧化層24。
采用上述方法后發(fā)現(xiàn),生成的其他半導體器件的門極氧化層24小于預期的厚度,嚴重時,比預期的厚度少10埃,這種情況嚴重影響了半導體器件的電學性能。研究發(fā)現(xiàn),硅襯底表面的硅晶格在上述干法蝕刻步驟中受到等離子體的強烈轟擊遭到破壞,從而使得其他器件的門極氧化層無法淀積在被破壞的區(qū)域。
發(fā)明內容
有鑒于此,本發(fā)明解決的技術問題在于提供一種有效減少硅襯底損壞的去除氮化硅薄膜的干法蝕刻方法。
為解決上述技術問題,本發(fā)明提供了一種去除氮化硅薄膜的干法蝕刻方法。所述干法蝕刻方法在制程腔室內進行,其中制程腔室內位于等離子區(qū)兩側的上基板和下基板的電勢差小于300伏,蝕刻氮化硅薄膜的過程中,蝕刻掉部分所述氮化硅薄膜下面的氧化層薄膜,但要保留30埃厚度的所述氧化層薄膜不被蝕刻掉。
與現(xiàn)有技術相比,本發(fā)明提供的去除氮化硅薄膜的干法蝕刻方法,通過減小等離子區(qū)的電勢差,降低了等離子體的活動的劇烈程度,從而大大減少了等離子體穿過門極氧化層對硅襯底轟擊的幾率
附圖說明
圖1是晶圓上閃存MOS管的結構示意圖。
圖2是晶圓上其他半導體器件的結構示意圖。
具體實施方式
以下結合附圖對本發(fā)明提供的去除氮化硅薄膜的干法蝕刻方法其中一實施例作詳細描述,以期進一步理解發(fā)明的技術方案、目的以及有益效果等。。請參閱圖2,為了簡明描述起見,本實施例將蝕刻氮化硅薄膜、門極氧化物與極間氧化物所在的氧化層薄膜稱為ONO蝕刻工藝。
本發(fā)明提供的干法蝕刻方法應用在ONO蝕刻工藝中。該干法蝕刻方法用于去除非閃存MOS管區(qū)域的氮化硅薄膜22,在制程腔室內進行。制程腔室的等離子體區(qū)的上下兩側具有上基板和下基板。上極板連接源極功率,激發(fā)輸入制程腔室的氣體產生等離子體。下極板連接一個偏置功率,與上基板之間形成電勢差促使等離子體向下運動。進行本發(fā)明的干法蝕刻方法時,首先將晶圓放置在下極板上,將制程腔室抽成符合要求的真空狀態(tài),輸入蝕刻氣體如CH2F2;然后,設置制程腔室的源極功率和偏置功率,保證上基板和下基板電勢差小于300伏;最后,蝕刻氣體在源極功率的作用下分解成等離子體,在上基板和下基板電勢差的作用下,等離子體向下運動,與晶圓表面的氮化硅薄膜22進行反應,完成對氮化硅薄膜的蝕刻。為了將氮化硅薄膜22蝕刻干凈,需要蝕刻掉部分氮化硅薄膜22下面的氧化層薄膜21,但是為了避免對硅襯底表面硅晶格的損傷,剩余的氧化層薄膜21要保留30埃的厚度。
采用本發(fā)明的干法蝕刻方法,通過上基板和下基板電勢差小于300伏,減少等離子體轟擊硅襯底的幾率,使得在后續(xù)工藝中,在其他半導體器件硅襯底表面氧化形成的門極氧化層24的厚度符合預期的標準。
上述描述僅是對本發(fā)明較佳實施例的描述,并非對本發(fā)明范圍的任何限定,本發(fā)明領域的普通技術人員根據(jù)上述揭示內容做的任何變更、修飾,均屬于權利要求書的保護范圍。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經(jīng)中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200810037676.2/2.html,轉載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





