[發(fā)明專利]利用多晶硅基腳特性實現(xiàn)低漏電流的PMOS器件的加工方法

有效

• 申請?zhí)枺?/td>: 200810036944.9
• 申請日: 2008-04-28
• 公開（公告）號: CN101572234A
• 公開（公告）日: 2009-11-04
• 發(fā)明（設計）人: 李家豪
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28;G06F17/50
• 代理公司: 北京集佳知識產(chǎn)權代理有限公司
• 代理人: 劉繼富;顧晉偉

1.一種制造pMOS器件的方法，所述方法包括：

提供包括表面區(qū)域的半導體襯底；

形成覆蓋所述半導體襯底的所示表面區(qū)域的柵極介電層；

形成覆蓋所述柵極介電層的多晶硅柵極，所述多晶硅柵極的特征在于厚度、寬度、臨界尺寸位移和多晶硅基腳外形；

提供所述多晶硅基腳外形與所述多晶硅柵極臨界尺寸位移的模擬模型；

由所述模型確定由于所述多晶硅基腳外形與所述多晶硅柵極臨界尺寸位移的器件性能的響應；和

由所述多晶硅基腳外形與所述多晶硅柵極臨界尺寸位移的所示模型提供工藝控制窗，用于制造所述多晶硅柵極。

2.權利要求1的方法，其中所述半導體襯底可以是單晶硅晶片、絕緣體上硅(SOI)晶片、硅鍺等。

3.權利要求1的方法，其中使用TCAD來提供所述多晶硅基腳外形與所述多晶硅柵極臨界尺寸位移的模型。

4.權利要求1的方法，其中所述多晶硅基腳外形的特征在于高度(H)和長度(L)，所述長度和所述柵極介電層接觸，所述高度為鄰近所述柵極介電層的所述多晶硅柵極的厚度的一部分。

5.權利要求1的方法，其中利用沉積、圖案化和蝕刻工藝來制造所述多晶硅柵極結構。

6.權利要求1的方法，其中所述器件性能包括閾值電壓(Vth)、飽和電流(Idast)、溝道截止漏電流(Ioff)、柵極對漏極的電容(Cgd?0)等。

7.權利要求1的方法，其中所述pMOS器件的特征在于65nm和更小的線寬。

8.權利要求1的方法，其中所述多晶硅基腳外形的特征在于高度(H)和長度(L)，所述長度與所述介電層接觸。

9.權利要求8的方法，其中所述多晶硅基腳外形的特征在于H≈L。

10.權利要求8的方法，其中所述多晶硅基腳外形的特征在于H＞L。

11.權利求8的方法，其中所述多晶硅基腳外形的特征在于H＜L。