[發明專利]具有輕摻雜漏極的晶體管的制造方法

無效

• 申請號: 200810036655.9
• 申請日: 2008-04-25
• 公開（公告）號: CN101567317A
• 公開（公告）日: 2009-10-28
• 發明（設計）人: 趙猛
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 上海翼勝專利商標事務所(普通合伙)
• 代理人: 翟 羽

【技術領域】

本發明涉及集成電路制造領域，尤其涉及具有輕摻雜漏極的晶體管的制造方法。

【背景技術】

晶體管，尤其是“金屬-半導體-氧化物”場效應晶體管(MOSFET)，是集成電路中最常見的元件之一。漏電電流是衡量晶體管性能的重要指標。漏電電流越低意味著晶體管對電流的控制能力越強。

采用輕摻雜漏極(LDD)技術是目前在晶體管制造領域常見的技術之一。該技術是采用與漏極相同的摻雜離子注入漏極與導電溝道之間的區域，形成的摻雜濃度小于漏極的摻雜濃度，形成所謂的輕摻雜漏極結構。這種結構的作用是提高源極和漏極摻雜區域之間的溝道長度，抑制短溝道效應，從而降低晶體管在關斷狀態下源極和漏極之間的漏電電流。關于LDD工藝的詳細敘述，可以參考申請號為200510069615.0的中國專利申請以及與半導體工藝有關的書籍。

但是，隨著器件尺寸的不斷降低，柵極長度不斷減小，現有LDD技術已經不足以將晶體管的漏電電流抑制在所希望的范圍之內。因此需要改進現有的LDD技術進一步抑制源極和漏極之間的漏電電流。

【發明內容】

本發明所要解決的技術問題是，提供一種晶體管的制造方法，改進現有的LDD技術進一步抑制源極和漏極之間的漏電電流。

為了解決上述問題，本發明提供了一種具有輕摻雜漏極的晶體管的制造方法，包括如下步驟：提供半導體襯底，所述半導體襯底表面具有柵堆疊結構；在半導體襯底表面制作注入阻擋層，界定預形成輕摻雜漏極區域的位置；將第一摻雜離子注入半導體襯底中，形成輕摻雜漏極區域；在柵堆疊結構側面制作側墻；將第二摻雜離子注入半導體襯底中的輕摻雜漏極區域：對半導體襯底進行退火處理。

所述半導體襯底可以為P型或者N型單晶硅襯底。第一與第二摻雜離子具有相同的、與半導體襯底相反的導電類型。當半導體襯底為P型時，第一與第二摻雜離子同為N型，例如砷離子、磷離子等；當半導體襯底為N型時，第一與第二摻雜離子為P型，例如銦離子、硼離子、氟化硼離子等。第一摻雜離子與第二摻雜離子可以為相同或者不同的離子。第一摻雜離子的注入能量大于第二摻雜離子的注入能量，第二摻雜離子的注入劑量大于第一摻雜離子的注入劑量。

所述半導體襯底為P型單晶硅襯底的情況下，所述第一摻雜離子為砷離子，注入能量為0.5keV至5.0keV，注入劑量為1×10¹⁴cm^-2～1×10¹⁵cm^-2；所述第二摻雜離子為砷離子，注入能量為1keV至10keV，注入劑量為6×10¹²cm^-2～2×10¹⁴cm^-2。

半導體襯底為P型單晶硅襯底的情況下，另一種技術方案是，所述第一摻雜離子為砷離子，注入參數同上；所述第二摻雜離子為磷離子，注入能量為1keV至8keV，注入劑量為6×10¹²cm^-2～1×10¹⁴cm^-2。

所述半導體襯底為N型單晶硅襯底的情況下，所述第一摻雜離子為銦離子，注入能量為20keV至80keV，注入劑量為5×10¹⁴cm^-2～1×10¹⁵cm^-2；所述第二摻雜離子為氟化硼離子，注入能量為2keV至15keV，注入劑量為1×10¹³cm^-2～1×10¹⁵cm^-2。

半導體襯底為N型單晶硅襯底的情況下，另一種技術方案是，所述第一摻雜離子為銦離子，注入參數同上；所述第二摻雜離子為硼離子，注入能量為0.3keV至3keV，注入劑量為6×10¹²cm^-2～1×10¹⁴cm^-2。

半導體襯底為N型單晶硅襯底的情況下，另一種技術方案是，所述第一摻雜離子為氟化硼離子，注入能量為2keV至15keV，注入劑量為1×10¹³cm^-2～1×10¹⁵cm^-2；第二摻雜離子為硼離子，注入能量為0.3keV至3keV，注入劑量為6×10¹²cm^-2～1×10¹⁴cm^-2。

所述側墻的厚度范圍為2nm至10nm。